LVDS标准及介绍 (2)

文章描述:-2022年3月29日发(作者:余俊南) LVDS 1.0 LVDS简介 LVDS(Low Voltage Differential Signaling)是一种低摆幅的差分信号技术,它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输,其低压幅和低电流驱动输出实现了低噪声和低功耗。 1.1 LVDS信号传输组成 LVDS信号传输一般由三部分组成,如图1所示:差分信号发送器,差分

-

LVDS标准及介绍 (2)2022年3月29日发(作者:余俊南)



LVDS
1.0 LVDS简介
LVDS(Low Voltage
Differential Signaling)是一种低摆幅的差分信号技术,它使得信号能在差
分PCB线对或平衡电缆上以几百Mbps的速率传输,其低压幅和低电流驱动输出实现了低
噪声和低功耗。

1.1 LVDS信号传输组成
LVDS信号传输一般由三部分组成,如图1所示:差分信号发送器,差分信号互联器,差分
信号接收器。










图1 简单的单工LVDS接口连接图

差分信号发送器:将非平衡传输的TTL信号转换成平衡传输的LVDS信号。通常由一个IC来
完成。
差分信号接收器:将平衡传输的LVDS信号转换成非平衡传输的TTL信号。通常由一个IC来
完成。
差分信号互联器:包括联接线(电缆或者PCB走线),终端匹配电阻。

1.2 LVDS的工作原理














图2 LVDS接口电路图
1



如图2所示,LVDS驱动器由一个驱动差分线对的电流源组成(通常电流为3.5mA),LVDS接收
器具有很高输入阻抗,因此驱动器输出的电流大部分都流过100Ω的匹配电阻,并在接收器的
输入端产生生大约350mV的电压。驱动器的输入为两个相反的电平信号,四个nMOS管的尺
寸工艺是完全相同的。当输入为“1”时,标号I+的一对管子导通,另一对管子截止,电流方
向如图2,并产生大约350mV的压降;反之,输入为“0”时,电流反向,产生大约350mV的压
降。这样根据流经电阻的电流方向, 就把要传输的数字信号(CMOS信号)转换成了电流信
号(LVDS信号)。接受端可以通过判断电流的方向就得到有效的逻辑 “1”和逻辑“0”状态。
从而实现数字信号的传输过程。由于MOS管的开关速度很高,并且LVDS的电压摆幅低
(350mV),因此可以实现高速传输。其电平特性如下图所示


1.3 LVDS的国际标准

LVDS是目前高速数字信号传输的国际通用接口标准,国际上有两个工业标准定义了LVDS:
ASITIAEIA

(American ational Standards InstituteTelecommunicati Industry
AssociationElectronic Industries Association)和IEEE (Institute for Electrical and
Electronics Engineering).

ASITIAEIA -644(1995年11月通过)标准定义了LVDS的电气规范,包括驱动器输出和接收
器输入的电气规范,但它并不包括功能性的规范、传输协议或传输介质特性,这些与具体应
用有关。



2



















ASITIAEIA -644标准定义了无失真通道上的理论最大传输率为1.923Gbps,但其建议的最
大速率为655Mbps;而IEEE P1596.3标准支持的最大传输率为250 Mbps。在两个标准中都指
定了与物理通道无关的特性,这意味着,只要介质在指定的噪声容限内将信号发送到接收器,
LVDS接口都可以正常工作。这样保证了LVDS能够成为多用途的接口标准。

IEEE P1596.3(1996年3月)是 SCI(Scalable Coherent Inteface)的子集。该标准定义了SCI物理层
接口的电气规范,它与ASITIAEIA -644相似,但ASITIAEIA -644更为一般,它主要面
向多重应用,而IEEE建立SCI-LVDS的标准主要是为了SCI的接点间的通信。


1.4
LVDS技术的特点

LVDS技术和其他的接口相比,有着很大的优势,主要表现在下面几个方面:
1) 高速率:由于LVDS逻辑状态间的电压变化仅为350mV,因而能非常快地改变状态从而实
现高速率。
2) 低功耗:随着工作频率的增加,LVDS的电源电流仍保持平坦,而CMOS和GTL技术的电源
电流则会随频率增加而呈指数上升,这得益于使用恒流线路驱动器。电流源把输出电流限制
到约
3.5mA(功耗约为1.2mW),同时也限制跳变期间产生的任何尖峰电流。这样在得到
高达1.5Gbps的高数据率的同时而不明显增加功耗。恒流驱动输出还能容忍传输线的短
路或接地,而不会产生热问题。LVDS降低了
终端电阻压降,因此还降低了电路的总功耗。
3) 噪声性能好:LVDS产生的电磁干扰低。这是因为低电压摆幅、低边缘速率、奇模式差
分信号,以及恒流驱动器的Is尖峰只产生很低的辐射。通过减小电压摆幅和电流能量,LVDS
把场强减到了最小;差分驱动器引入了奇模式传输,即等量方向相反的电流分别在传输线上
传输,形成电流环路,使电流回路产生最低的电磁干扰;在差分信号的传输中,由于差分接
受器只响应正负输入之差,因此当噪声同时出现在两个输入中时,差分信号的幅度并不受影
响。
4)具有故障安全(fail-safe)特性确保可靠性:恒流式驱动不会对系统造成任何损害,所以
LVDS驱动器可以带电插拔,另一特点是接收器的故障保护功能。LVDS接收器在内部提供
了可靠性线路,保证在接收器输入悬空、接收器输入短路以及接收器输入处于驱动器三态输
出或驱动器供电终止等情况下输出可靠(约定为“1”),防止产生输出振荡。
3



5)节省成本:LVDS技术可以用经济的COMS工艺实现,并且对电缆,连接器和PCB材料没
有苛刻的要求。相对来说,LVDS可以低成本实现高性能。
6)集成能力强 :由于可在标准CMOS工艺中实现高速LVDS,用LVDS模拟电路集成复杂
的数字功能是非常有利的。

2.0 LVDS系统设计

L
VDS系统的设计要求设计者应具备超高速单板设计的经验并了解差分信号的理论。设计高
速差分板并不困难,下面将简要介绍一下各注意点。

2.1.0 PCB板
1)至少使用4层PCB板(从顶层到底层):LVDS信号层、地层、电源层、TTL信号层。高
速系统的设计通常将Vcc和地线用专门的层。固定的地线层用于稳定控制的阻抗(对于传输
线的互连)。电源线和地线之间的窄带空间也是极好的高频旁路电容。
2) 使TTL信号和LVDS信号相互隔离,否则TTL可能会交叉耦合到LVDS线上,最好将TTL
和LVDS信号放在不同的层上,并用电源/地层隔开;
3)保持发送器和接收器尽可能靠近接插件(LVDS端口侧)。这有助于保证噪声不会被带
到差分线上,而且避免电路板及电缆线间的交叉EMI干扰。这个建议也有助于使线间的时滞
最小化。这种时滞和长度成比例,所以限制长度也就限制了相位偏移;
4)保证LVDS器件电源质量;使用分布式的多个电容来旁路LVDS设备,表面贴电容靠近电
源/地层管脚放置;
5)电源层和地层应使用粗线,不要用50Ω设计规则于电源和地线布线,他们的任务时成为
低的阻抗点;
6)保持PCB地线层返回路径宽而短,提供一个回路为镜像电路返回创造最短的环路;;
7)电缆上应有两个系统间的地线的连线,这为短的路径上提供共模电流回路;
8)使用多过孔(至少两个)连接到电源层(线)和地层(线),表面贴电容可以直接焊接
到过孔焊盘以减少线头。

2.1.1 布线
1) 侧耦合的微带传输线(microstrip)和带状线(stripline)都有较好性能,可作为差分线。;
2) 侧耦合微带传输线能提供更好的差分阻抗Zo,还能实现从连接器焊盘到器件焊盘的无
过孔连接,这提供“更干净”的互连。这种线的局限时只能在PCB板的最外两层走线,使布
线通道密度受到限制;
3)带线状在信号间提供了更好地屏蔽;
4)LVDS信号的布线应是近耦合的并且是为100Ω差分阻抗而设计。

2.1.2 差分线
1)使用与传输媒质的差分阻抗和终端电阻相匹配的受控阻抗线,并且使差分线对离开集成
芯片后立刻尽可能地相互靠近(距离小于10mm),这样能减少反射并能确保耦合到的噪声
为共模噪声。实际上,我们可以看到距离为1mm的差分信号辐射的噪声远远小于距离为3mm
的差分线对,因为在越近的布线上磁场的抵消就会越好。 另外,差分线上的噪声更有可能
表现为共模并被接收器抑制掉。因阻抗控制的好坏直接影响到信号完整性及延迟,为了确保
信号在传输线当中传播时不受反射信号的影响,通常差分阻抗Zdiff为(100±10)Ω。

4




LVDS分外层微带线(microstrip)和内层带状线(stripline)两种,如上图所示。当设计一个
特殊的差分阻抗Zo(Zdiff)于侧耦合线上时,建议调整布线宽度“W”来改变Zdiff,而不要调
整“S”,“S”应符合PCB供应商指定的最小间距。在设计过程中可以应用国半的传输线快
速设计Rapiddesigner)滑尺(lit# 633200-001 米制或#633201-001 英制)及应用说明A-905
(lit# 100905-001)来计算Zo及Zdiff,也可以用下面的阻抗计算公式:
微带线(microstrip):





带状线(stripline)






为了产生足够的耦合,线对导体间的距离应保持在一个最小值(注意必须保持匹配的传输阻
抗)。带状线电源合地层走线不应比导线间距离更近,以保证导线间的更紧密耦合。一个
好的原则是保持S
各PCB板材质的一般介电常数(Er)如下,请教PCB供应商,让其给出你想用的特殊材质的实
际数据。注意。在大多数LVDS应用中,广泛应用的FR-4PCB材质时可接受的。Teflon约为
FR-4的4倍价格,但可考虑作为100MHZ以上的设计。也注意Er在同一板内也会有变化。
FR-4PCB板在同一板上有10%的变化而造成非对称的事并非罕见,这事保持差分线靠在一起
的另一个理由。


(B)使差分线对的长度相互匹配以减少信号扭曲,防止引起信号间的相位差而导致电磁辐射;
(C)不要仅仅依赖自动布线功能,而应仔细修改以实现差分阻抗匹配并实现差分线的隔离;
(D)尽量减少过孔和其它会引起线路不连续性的因素;
(E)避免将导致阻值不连续性的90°走线,使用圆弧或45°折线来代替;
(F)在差分线对内,两条线之间的距离应尽可能短,以保持接收器的共模抑制能力。在印制板上,两条差


2) 使差分线对的长度相互匹配以减少信号扭曲,防止引起信号间的相位差而导致电磁辐射;
5



3)不要仅仅依赖自动布线功能,而应仔细修改以实现差分阻抗匹配并实现差分线的隔离;
4)尽量减少过孔和其它会引起线路不连续性的因素;
5)避免将导致阻值不连续性的90°走线,使用圆弧或45°折线来代替;
6)在差分线对内,两条线之间的距离应尽可能短,以保持接收器的共模抑制能力。在印制
板上,分线之间的距离应尽可能保持一致,以避免差分阻抗的不连续性。

2.1.3 终端负载
1
)使用终端电阻实现对差分传输线的最大匹配,阻值一般在90~130Ω之间,系统也需要此
终端电阻来产生正常工作的差分电压;
2)典型地在接收端地末端地线对上跨接一个电阻就足够了;
3)最好使用精度1~2%的表面贴电阻跨接在差分线上,这个终端电阻到接收器的距离应小
于7mm(最大12mm),必要时也可使用两个阻值各为50Ω的电阻,并在中间通过一个电容接地,
以更好滤去共模噪声。

2.1.4 空闲引脚
LVDS输入――让空闲LVDS接收器输入端悬空,除非特殊的元件手册指出不同。其内部防
错特性将锁定输出为高。这些接收器输入端的空脚不应连到象电缆或场的PCB走线灯噪声源
上-在管脚附近悬空。LVDS接收器是高速、高增益器件,只有少量的噪声,如果拾取差分
信号将导致接收器动作。这将在输出端产生错误传输而且会增加功耗
LVDS及TTL输出――让所有空LVDS及TTL输出端悬空以节省功耗,不要将它们连到地线
上;TTL输入――连接无用地TTL发送驱动输入及控制使能信号到电源或地或某种可能保
持开路地情况。有些器件提供内部下拉(或上拉)器件来偏置其管脚,这类信息通常包含在
管脚描述表中。

2.1.5 探测LVDS传输线
通常用一个高阻抗(>100KΩ),低电容(<0.5pf)的带宽(>1GHz)示波器来探测观察LVDS
信号。不适当的探头将会给出不真实的结果。LVDS不倾向于加载一个50Ω负载接地。这将
扭曲差分信号而使发送器产生偏移电压。由于匹配和平衡的关系建议用差分探头而不是两个
标准示波器探头。示波器探头的带宽最少为1或2GHz。Tektronix和Agilent(HP)都有探头
能较好适用于测量LVDS信号。

2.1.6 LVDS IO负载――保持平衡
1) 由于LVDS是低电流(3.5mA)驱动输出,应避免使用大负载器件。如果需要额外的ESD
保护器件,应选用那些不会显著增加LVDS输出负载的零件。内置ESD保护功能的连接器是
个不错的选择。
2)尽量不要破坏差分信号的平衡,线对上的两条线保持均衡

2.1.7 地线回路
一个导体所载电流需要通过系统某些部分的反相镜像电流返回。这个返回电流通路会时最小
电阻通路
因LVDS是差分,流进线对中一根导线的信号电流将从另一根导线流回,从而形成完整的电
流回路,这是理想状况。因为电流返回且由于线对的走线非常靠近,天线环面积最小。然而
实际信号上有一些必须返回的共模噪声电流,这些共模电流将被电容耦合到地而且通过最小
阻抗路径返回到发送端。因此,在差分系统中,收发器之间必须有一个短的地电流回路。
6



在PCB上,最好地电流回路是一个在LVDS信号下面地统一地、完整的地线层,这个地线层
允许共模电流直接在LVDS信号下面回流,这个最近的耦合通路就是最小阻抗的通路,这意
味着电流环面积是最小的。

2.2.0 LVDS和降低EMI
高速数据传输通常意味着很快的边缘曲率和高的EMI,可是LVDS有许多积极的特性有利于
降低EMI:
1) 低输出电压摆幅(≈350mv)
2) 相对低的边缘曲率,dvdt≈0.35v0.35ns=1vns
3) 差分(奇模式工作),所以磁场趋于抵消
4) “柔和”输出角传输
5) 由于低的电流模式工作及内部电路设计产生最小的Icc尖峰
低EMI的差分信号设计中应考虑两个最重要的因素:
1)每个线对的导体间紧密耦合:线对内导体的紧密耦合不仅能减少EMI,而且还有助于确保
耦合到导体上的噪声成为正如共模相等的噪声,这将会被接收端抑制掉。由于差分对是一个
电流环,最小化的导线距离也就减少了天线环。
2)每个线对内的导体间的不平衡最小化:虽然一个系统内物体间场的相互作用是复杂的而
且是难以预测的(尤其是动态的情况),单某些共性的事是可以做的。信号线的阻抗必须是
受控的,如果一条布线上的阻抗对应另一条有变化,这条线上信号的电压和场将与其同伴而
行,这会产生更多额外的场,导致更多的EMI。可遵循的基本原则是,如果任何的间断必须
被带到接近差分线,那就让它平等地影响线对中的两根线。这间断包括:元器件、过孔、电
源和地层、PCB走线等等。

2.2.1 差分信号的电磁辐射
当今飞速增长的数据传输速率以及苛刻的电磁兼容(EMC)标准,使得电磁辐射越来越受
关注。系统系统设计者通常最关心的远场电磁辐射,通过不受屏蔽的横向电磁波(TEM)的传
播能够穿过屏蔽层,从而导致系统不能通过EMC测试。一围绕在导体周围的场通常是和电
压或电流成比例的,这对LVDS来说是很小的。这些场和周围环境相互影响,这就是为什么
EMI是如此难以预测的原因。这个场会减低LVDS的性能,这就是为什么让差分线和
信号相互紧靠绞合在一起的原因。如下所示的CMOS TTL这种单端线上几乎所有的电场线
都从导体自由辐射出去,这些场会被其它目标所截获,但是一些能过通过TEM波传播,离
开这个系统从而导致EMC问题。

电磁场在差分信号(b)通过耦合相互抵消和单端信号(a)的比较

然而,平衡的差分线上面有相等反向的( 奇模式)信号。这就意味着中间的磁力线趋于抵
消,而且电场趋于耦合。这些耦合的电场是“中断的”,不会以TEM波的形式传播出紧邻
导体之外,只有这种边缘的场才能传出到较远的地方,因此,相对于单端信号,耦合的差分
7



信号会有更少的场能量以TEM波的形式而传播,而且 “+” and“–”信号靠得越近耦合效果就
越好。

共模信号(a),理想相等反向的奇数模式信号(b),差分线的非平衡信号(c)

很明显的,两条导体(“+” 和 “–”)的电压和电流并非总是相等和反向。对于LVDS,直流电
流永不流向同一个方向,如图(a),但是多方面的因素能够导致电流的不平衡图(c)相对
于图(b)理想的情况。当这个不平衡发生的时候,由于两个导体的长度不相等,一个超出
场边缘的场产生了。这个超出边缘的场能以TEM波发射出去而导致更多的EMI。

如下图所示,在微带和带状线PCB板布线上可以看到类似的结果。微带线及带状线在理想情
况下分别如图(a)和图(b)所示。这里我们可以看到微带线的地层有助于从下面耦合附加
的场线,试图增加更多的场线及减少EMI。带状线也完全屏蔽了导体,因此能显著得降低EMI,
但是其传播速度更慢(约比微带线慢40%),更多的PCB板层,附加的过孔,这就难于达到
100Ω的差分阻抗Zo(Zdiff)。更多的屏蔽能成功用于微带线,如图(d)所示,用屏蔽线
-或者任何线-在单侧(c)会产生不平衡,从而增加EMI。地线屏蔽线应以适当的距离(<14
波长)有很多的过孔连到下面的地层,而且应放在距离差分线至少2s的地方。


微带传输线(a)和带状传输线(b)上的理想差分信号,非平衡屏蔽线的负面效应(c)和
平衡屏蔽线的正面效应(d)

8




2.3. 0 LVDS的防错偏置
大多数LVDS接收器有内部放错电路在,在某些错误条件下迫使输出处于已知逻辑状态
(高)。这些条件包括开路、短路、以及终端的接收器输入。支持用参考元件的数据手册来
决定哪种类型的防错类型。下面是LVDS防错条件的概述:
输入端开路:不用的接收器输入端应开路,不要将其连接到地或其它电压上。内部的防错偏
置电阻会将“+”输入高,“-”输入低信号,这样就保证一高的,稳定的输出状态,使得功
耗及切换噪声最小。
端接的输入脚:如果电缆被拿走而接收器输出端跨接终端电阻,那么输出将是稳定的(高)。
端接的输入脚-噪声环境:当电缆从发送端断开或者发送器处于第三态时,防错必须保证
输入短路:当输入短路时接收器的输出端将保持在“高”状态。这只当作一种出错的条件保
护。跨在接收器输入端的电压不确定。

2.3.1 在噪声环境中提高防错能力

内部防错电路设计用于产生吸收一个非常少量的电流,为悬空的接收器输入端,短路的输
入端及终端的输入端提供防错保护。这个电路并不是设计用于当发送端的电缆断线或发送器
处于高阻态这样噪声环境的。当这种情况发生时,电缆就成为了悬空的天线,会带来噪声。
如果这个拾取的差分噪声超出内部防错电路能力的话,接收器就会切换或者振荡。要是在应
用中出现这种情况。建议使用平衡屏蔽的电缆,以减少其差分噪声。也可增加一个外接防
错电阻来形成更大的噪声容限,然而多的防错电流将导致均衡的LVDS输出驱动(环路)电
流失去平衡,且信号质量会有所下降。

3. 电缆及连接件
3.1 概述
LVDS在选择电缆及连接件时,应注意以下几点:
1)使用受控阻抗煤质,差分阻抗约为100Ω,不会引入较大地阻抗不连续性;
2)仅就减少噪声和提高信号质量而言,平衡电缆(如双绞线对)通常比非平衡电缆好;
3) 如果电缆长度小于0.5m,大部分电缆都能有效工作;距离在0.5m~10m之间时,Cat
3(Categiory3)双绞线对电缆效果好、便宜并且容易买到;距离大于10m并且要求高速率时,
建议使用CAT 5双绞线对。

3.2 .0 电缆及连接件的选择
尽量用平衡电缆(双绞线,双芯电缆,或者紧密耦合的差分布线电路)。LVDS可以使用广
泛的多种介质,在LVDS标准中没有指明精确的介质,它时被完整的接口标准的参考标准所
定义。这包括介质、数据率、长度、连接件、功能以及管脚分配,在有些非常短(<0.3m)
的应用中,可使用带状电缆或柔性电路。无论选择什么样的电缆,遵循以下的建议有助于设
计效果。

3.2.1 柔性电路
对于非常短的走线,柔性电路时最好的选择,但是它难于屏蔽,可用于系统内板间互联。
9



1)紧密耦合差分线对的成员(S2)用地层建立阻抗;
3)用地线屏蔽线布在有空间的线对之间,以频繁的间隔用过孔连接这些地线到
地层。

3.2.2 带状电缆
带状电缆既便宜又易于使用屏蔽,带状电缆不适合于高速差分信号(难于实现好的耦合),
但对于短距离还是可用的。

1) 如果必须使用带状电缆,则用地线分隔每对信号线,不要让信号线在电缆的边缘;
2) 如果可能的话就用屏蔽的电缆,屏蔽的扁平电缆也会用到。

3.2.3 双芯电缆
双芯电缆较柔软,又低的时滞而且每对线都有屏蔽层包围相互隔离。由于它们不绞合,在线
对内及线对间就有非常低的时滞。这些电缆可用于长距离传输,通常应用于channel link及
FPD-Link中。


1) 每对线的牵引线需要在插头处连在一起以减少引线数目;
2)
不用的导线接地或接终端电阻


3.2.4 双绞线
10



双绞线电缆是好的低成本的解决方案。它能较好的平衡,较灵活,且依应用场合的时滞允许
能较长距离使用。它常常是有一个总的屏蔽层或者每对线有一个屏蔽层在加一个总的屏蔽
层。由于这种结构,安装连接就比较困难。


1)对于LVDS双绞线是好的选择。三类线(CAT3)可较好地传约10m远,而CAT5可传更远
的距离;
2)为了最低的时滞,将相关时滞的线放在一起(在线对之间同样的环可以最小化时滞;
3) 将不用的导线接地或接终端电阻(不要悬空)。

3.2.5 连接件
连接件不仅依赖于应用场合,也依赖于所用的电缆系统与引脚数,是否要屏蔽以及其它引脚
形状。标准的连接件用于低速率的介质,而优化的低时滞连接件被开发用于高速应用介质。


Lead Skew



Potential
Skew-Connector
Depondent
1)如果可能,选择低时滞,阻抗匹配的连接件
2)将每对线的成员聚合在一起。一对线靠在一起不要彼此分开,这样做是为了保持平衡,
而且有助于保证拾取的外部噪声是共模特性而不是差模特性;
3)有些连接件对于不同的引脚有不同长度的引线。按相同长度引线,分开每对线;
4)在线对之间放上地线引脚。尤其要用地线将TTLCMOS信号和LVDS信号分开;
5)将末端引脚接地。如果可能,则不要用末端引线传输高速信号,因为它们会产生不平衡;
6)将不用地脚接地或接终端电阻。

11



LVDS
1.0 LVDS简介
LVDS(Low Voltage
Differential Signaling)是一种低摆幅的差分信号技术,它使得信号能在差
分PCB线对或平衡电缆上以几百Mbps的速率传输,其低压幅和低电流驱动输出实现了低
噪声和低功耗。

1.1 LVDS信号传输组成
LVDS信号传输一般由三部分组成,如图1所示:差分信号发送器,差分信号互联器,差分
信号接收器。










图1 简单的单工LVDS接口连接图

差分信号发送器:将非平衡传输的TTL信号转换成平衡传输的LVDS信号。通常由一个IC来
完成。
差分信号接收器:将平衡传输的LVDS信号转换成非平衡传输的TTL信号。通常由一个IC来
完成。
差分信号互联器:包括联接线(电缆或者PCB走线),终端匹配电阻。

1.2 LVDS的工作原理














图2 LVDS接口电路图
1



如图2所示,LVDS驱动器由一个驱动差分线对的电流源组成(通常电流为3.5mA),LVDS接收
器具有很高输入阻抗,因此驱动器输出的电流大部分都流过100Ω的匹配电阻,并在接收器的
输入端产生生大约350mV的电压。驱动器的输入为两个相反的电平信号,四个nMOS管的尺
寸工艺是完全相同的。当输入为“1”时,标号I+的一对管子导通,另一对管子截止,电流方
向如图2,并产生大约350mV的压降;反之,输入为“0”时,电流反向,产生大约350mV的压
降。这样根据流经电阻的电流方向, 就把要传输的数字信号(CMOS信号)转换成了电流信
号(LVDS信号)。接受端可以通过判断电流的方向就得到有效的逻辑 “1”和逻辑“0”状态。
从而实现数字信号的传输过程。由于MOS管的开关速度很高,并且LVDS的电压摆幅低
(350mV),因此可以实现高速传输。其电平特性如下图所示


1.3 LVDS的国际标准

LVDS是目前高速数字信号传输的国际通用接口标准,国际上有两个工业标准定义了LVDS:
ASITIAEIA

(American ational Standards InstituteTelecommunicati Industry
AssociationElectronic Industries Association)和IEEE (Institute for Electrical and
Electronics Engineering).

ASITIAEIA -644(1995年11月通过)标准定义了LVDS的电气规范,包括驱动器输出和接收
器输入的电气规范,但它并不包括功能性的规范、传输协议或传输介质特性,这些与具体应
用有关。



2



















ASITIAEIA -644标准定义了无失真通道上的理论最大传输率为1.923Gbps,但其建议的最
大速率为655Mbps;而IEEE P1596.3标准支持的最大传输率为250 Mbps。在两个标准中都指
定了与物理通道无关的特性,这意味着,只要介质在指定的噪声容限内将信号发送到接收器,
LVDS接口都可以正常工作。这样保证了LVDS能够成为多用途的接口标准。

IEEE P1596.3(1996年3月)是 SCI(Scalable Coherent Inteface)的子集。该标准定义了SCI物理层
接口的电气规范,它与ASITIAEIA -644相似,但ASITIAEIA -644更为一般,它主要面
向多重应用,而IEEE建立SCI-LVDS的标准主要是为了SCI的接点间的通信。


1.4
LVDS技术的特点

LVDS技术和其他的接口相比,有着很大的优势,主要表现在下面几个方面:
1) 高速率:由于LVDS逻辑状态间的电压变化仅为350mV,因而能非常快地改变状态从而实
现高速率。
2) 低功耗:随着工作频率的增加,LVDS的电源电流仍保持平坦,而CMOS和GTL技术的电源
电流则会随频率增加而呈指数上升,这得益于使用恒流线路驱动器。电流源把输出电流限制
到约
3.5mA(功耗约为1.2mW),同时也限制跳变期间产生的任何尖峰电流。这样在得到
高达1.5Gbps的高数据率的同时而不明显增加功耗。恒流驱动输出还能容忍传输线的短
路或接地,而不会产生热问题。LVDS降低了
终端电阻压降,因此还降低了电路的总功耗。
3) 噪声性能好:LVDS产生的电磁干扰低。这是因为低电压摆幅、低边缘速率、奇模式差
分信号,以及恒流驱动器的Is尖峰只产生很低的辐射。通过减小电压摆幅和电流能量,LVDS
把场强减到了最小;差分驱动器引入了奇模式传输,即等量方向相反的电流分别在传输线上
传输,形成电流环路,使电流回路产生最低的电磁干扰;在差分信号的传输中,由于差分接
受器只响应正负输入之差,因此当噪声同时出现在两个输入中时,差分信号的幅度并不受影
响。
4)具有故障安全(fail-safe)特性确保可靠性:恒流式驱动不会对系统造成任何损害,所以
LVDS驱动器可以带电插拔,另一特点是接收器的故障保护功能。LVDS接收器在内部提供
了可靠性线路,保证在接收器输入悬空、接收器输入短路以及接收器输入处于驱动器三态输
出或驱动器供电终止等情况下输出可靠(约定为“1”),防止产生输出振荡。
3



5)节省成本:LVDS技术可以用经济的COMS工艺实现,并且对电缆,连接器和PCB材料没
有苛刻的要求。相对来说,LVDS可以低成本实现高性能。
6)集成能力强 :由于可在标准CMOS工艺中实现高速LVDS,用LVDS模拟电路集成复杂
的数字功能是非常有利的。

2.0 LVDS系统设计

L
VDS系统的设计要求设计者应具备超高速单板设计的经验并了解差分信号的理论。设计高
速差分板并不困难,下面将简要介绍一下各注意点。

2.1.0 PCB板
1)至少使用4层PCB板(从顶层到底层):LVDS信号层、地层、电源层、TTL信号层。高
速系统的设计通常将Vcc和地线用专门的层。固定的地线层用于稳定控制的阻抗(对于传输
线的互连)。电源线和地线之间的窄带空间也是极好的高频旁路电容。
2) 使TTL信号和LVDS信号相互隔离,否则TTL可能会交叉耦合到LVDS线上,最好将TTL
和LVDS信号放在不同的层上,并用电源/地层隔开;
3)保持发送器和接收器尽可能靠近接插件(LVDS端口侧)。这有助于保证噪声不会被带
到差分线上,而且避免电路板及电缆线间的交叉EMI干扰。这个建议也有助于使线间的时滞
最小化。这种时滞和长度成比例,所以限制长度也就限制了相位偏移;
4)保证LVDS器件电源质量;使用分布式的多个电容来旁路LVDS设备,表面贴电容靠近电
源/地层管脚放置;
5)电源层和地层应使用粗线,不要用50Ω设计规则于电源和地线布线,他们的任务时成为
低的阻抗点;
6)保持PCB地线层返回路径宽而短,提供一个回路为镜像电路返回创造最短的环路;;
7)电缆上应有两个系统间的地线的连线,这为短的路径上提供共模电流回路;
8)使用多过孔(至少两个)连接到电源层(线)和地层(线),表面贴电容可以直接焊接
到过孔焊盘以减少线头。

2.1.1 布线
1) 侧耦合的微带传输线(microstrip)和带状线(stripline)都有较好性能,可作为差分线。;
2) 侧耦合微带传输线能提供更好的差分阻抗Zo,还能实现从连接器焊盘到器件焊盘的无
过孔连接,这提供“更干净”的互连。这种线的局限时只能在PCB板的最外两层走线,使布
线通道密度受到限制;
3)带线状在信号间提供了更好地屏蔽;
4)LVDS信号的布线应是近耦合的并且是为100Ω差分阻抗而设计。

2.1.2 差分线
1)使用与传输媒质的差分阻抗和终端电阻相匹配的受控阻抗线,并且使差分线对离开集成
芯片后立刻尽可能地相互靠近(距离小于10mm),这样能减少反射并能确保耦合到的噪声
为共模噪声。实际上,我们可以看到距离为1mm的差分信号辐射的噪声远远小于距离为3mm
的差分线对,因为在越近的布线上磁场的抵消就会越好。 另外,差分线上的噪声更有可能
表现为共模并被接收器抑制掉。因阻抗控制的好坏直接影响到信号完整性及延迟,为了确保
信号在传输线当中传播时不受反射信号的影响,通常差分阻抗Zdiff为(100±10)Ω。

4




LVDS分外层微带线(microstrip)和内层带状线(stripline)两种,如上图所示。当设计一个
特殊的差分阻抗Zo(Zdiff)于侧耦合线上时,建议调整布线宽度“W”来改变Zdiff,而不要调
整“S”,“S”应符合PCB供应商指定的最小间距。在设计过程中可以应用国半的传输线快
速设计Rapiddesigner)滑尺(lit# 633200-001 米制或#633201-001 英制)及应用说明A-905
(lit# 100905-001)来计算Zo及Zdiff,也可以用下面的阻抗计算公式:
微带线(microstrip):





带状线(stripline)






为了产生足够的耦合,线对导体间的距离应保持在一个最小值(注意必须保持匹配的传输阻
抗)。带状线电源合地层走线不应比导线间距离更近,以保证导线间的更紧密耦合。一个
好的原则是保持S
各PCB板材质的一般介电常数(Er)如下,请教PCB供应商,让其给出你想用的特殊材质的实
际数据。注意。在大多数LVDS应用中,广泛应用的FR-4PCB材质时可接受的。Teflon约为
FR-4的4倍价格,但可考虑作为100MHZ以上的设计。也注意Er在同一板内也会有变化。
FR-4PCB板在同一板上有10%的变化而造成非对称的事并非罕见,这事保持差分线靠在一起
的另一个理由。


(B)使差分线对的长度相互匹配以减少信号扭曲,防止引起信号间的相位差而导致电磁辐射;
(C)不要仅仅依赖自动布线功能,而应仔细修改以实现差分阻抗匹配并实现差分线的隔离;
(D)尽量减少过孔和其它会引起线路不连续性的因素;
(E)避免将导致阻值不连续性的90°走线,使用圆弧或45°折线来代替;
(F)在差分线对内,两条线之间的距离应尽可能短,以保持接收器的共模抑制能力。在印制板上,两条差


2) 使差分线对的长度相互匹配以减少信号扭曲,防止引起信号间的相位差而导致电磁辐射;
5



3)不要仅仅依赖自动布线功能,而应仔细修改以实现差分阻抗匹配并实现差分线的隔离;
4)尽量减少过孔和其它会引起线路不连续性的因素;
5)避免将导致阻值不连续性的90°走线,使用圆弧或45°折线来代替;
6)在差分线对内,两条线之间的距离应尽可能短,以保持接收器的共模抑制能力。在印制
板上,分线之间的距离应尽可能保持一致,以避免差分阻抗的不连续性。

2.1.3 终端负载
1
)使用终端电阻实现对差分传输线的最大匹配,阻值一般在90~130Ω之间,系统也需要此
终端电阻来产生正常工作的差分电压;
2)典型地在接收端地末端地线对上跨接一个电阻就足够了;
3)最好使用精度1~2%的表面贴电阻跨接在差分线上,这个终端电阻到接收器的距离应小
于7mm(最大12mm),必要时也可使用两个阻值各为50Ω的电阻,并在中间通过一个电容接地,
以更好滤去共模噪声。

2.1.4 空闲引脚
LVDS输入――让空闲LVDS接收器输入端悬空,除非特殊的元件手册指出不同。其内部防
错特性将锁定输出为高。这些接收器输入端的空脚不应连到象电缆或场的PCB走线灯噪声源
上-在管脚附近悬空。LVDS接收器是高速、高增益器件,只有少量的噪声,如果拾取差分
信号将导致接收器动作。这将在输出端产生错误传输而且会增加功耗
LVDS及TTL输出――让所有空LVDS及TTL输出端悬空以节省功耗,不要将它们连到地线
上;TTL输入――连接无用地TTL发送驱动输入及控制使能信号到电源或地或某种可能保
持开路地情况。有些器件提供内部下拉(或上拉)器件来偏置其管脚,这类信息通常包含在
管脚描述表中。

2.1.5 探测LVDS传输线
通常用一个高阻抗(>100KΩ),低电容(<0.5pf)的带宽(>1GHz)示波器来探测观察LVDS
信号。不适当的探头将会给出不真实的结果。LVDS不倾向于加载一个50Ω负载接地。这将
扭曲差分信号而使发送器产生偏移电压。由于匹配和平衡的关系建议用差分探头而不是两个
标准示波器探头。示波器探头的带宽最少为1或2GHz。Tektronix和Agilent(HP)都有探头
能较好适用于测量LVDS信号。

2.1.6 LVDS IO负载――保持平衡
1) 由于LVDS是低电流(3.5mA)驱动输出,应避免使用大负载器件。如果需要额外的ESD
保护器件,应选用那些不会显著增加LVDS输出负载的零件。内置ESD保护功能的连接器是
个不错的选择。
2)尽量不要破坏差分信号的平衡,线对上的两条线保持均衡

2.1.7 地线回路
一个导体所载电流需要通过系统某些部分的反相镜像电流返回。这个返回电流通路会时最小
电阻通路
因LVDS是差分,流进线对中一根导线的信号电流将从另一根导线流回,从而形成完整的电
流回路,这是理想状况。因为电流返回且由于线对的走线非常靠近,天线环面积最小。然而
实际信号上有一些必须返回的共模噪声电流,这些共模电流将被电容耦合到地而且通过最小
阻抗路径返回到发送端。因此,在差分系统中,收发器之间必须有一个短的地电流回路。
6



在PCB上,最好地电流回路是一个在LVDS信号下面地统一地、完整的地线层,这个地线层
允许共模电流直接在LVDS信号下面回流,这个最近的耦合通路就是最小阻抗的通路,这意
味着电流环面积是最小的。

2.2.0 LVDS和降低EMI
高速数据传输通常意味着很快的边缘曲率和高的EMI,可是LVDS有许多积极的特性有利于
降低EMI:
1) 低输出电压摆幅(≈350mv)
2) 相对低的边缘曲率,dvdt≈0.35v0.35ns=1vns
3) 差分(奇模式工作),所以磁场趋于抵消
4) “柔和”输出角传输
5) 由于低的电流模式工作及内部电路设计产生最小的Icc尖峰
低EMI的差分信号设计中应考虑两个最重要的因素:
1)每个线对的导体间紧密耦合:线对内导体的紧密耦合不仅能减少EMI,而且还有助于确保
耦合到导体上的噪声成为正如共模相等的噪声,这将会被接收端抑制掉。由于差分对是一个
电流环,最小化的导线距离也就减少了天线环。
2)每个线对内的导体间的不平衡最小化:虽然一个系统内物体间场的相互作用是复杂的而
且是难以预测的(尤其是动态的情况),单某些共性的事是可以做的。信号线的阻抗必须是
受控的,如果一条布线上的阻抗对应另一条有变化,这条线上信号的电压和场将与其同伴而
行,这会产生更多额外的场,导致更多的EMI。可遵循的基本原则是,如果任何的间断必须
被带到接近差分线,那就让它平等地影响线对中的两根线。这间断包括:元器件、过孔、电
源和地层、PCB走线等等。

2.2.1 差分信号的电磁辐射
当今飞速增长的数据传输速率以及苛刻的电磁兼容(EMC)标准,使得电磁辐射越来越受
关注。系统系统设计者通常最关心的远场电磁辐射,通过不受屏蔽的横向电磁波(TEM)的传
播能够穿过屏蔽层,从而导致系统不能通过EMC测试。一围绕在导体周围的场通常是和电
压或电流成比例的,这对LVDS来说是很小的。这些场和周围环境相互影响,这就是为什么
EMI是如此难以预测的原因。这个场会减低LVDS的性能,这就是为什么让差分线和
信号相互紧靠绞合在一起的原因。如下所示的CMOS TTL这种单端线上几乎所有的电场线
都从导体自由辐射出去,这些场会被其它目标所截获,但是一些能过通过TEM波传播,离
开这个系统从而导致EMC问题。

电磁场在差分信号(b)通过耦合相互抵消和单端信号(a)的比较

然而,平衡的差分线上面有相等反向的( 奇模式)信号。这就意味着中间的磁力线趋于抵
消,而且电场趋于耦合。这些耦合的电场是“中断的”,不会以TEM波的形式传播出紧邻
导体之外,只有这种边缘的场才能传出到较远的地方,因此,相对于单端信号,耦合的差分
7



信号会有更少的场能量以TEM波的形式而传播,而且 “+” and“–”信号靠得越近耦合效果就
越好。

共模信号(a),理想相等反向的奇数模式信号(b),差分线的非平衡信号(c)

很明显的,两条导体(“+” 和 “–”)的电压和电流并非总是相等和反向。对于LVDS,直流电
流永不流向同一个方向,如图(a),但是多方面的因素能够导致电流的不平衡图(c)相对
于图(b)理想的情况。当这个不平衡发生的时候,由于两个导体的长度不相等,一个超出
场边缘的场产生了。这个超出边缘的场能以TEM波发射出去而导致更多的EMI。

如下图所示,在微带和带状线PCB板布线上可以看到类似的结果。微带线及带状线在理想情
况下分别如图(a)和图(b)所示。这里我们可以看到微带线的地层有助于从下面耦合附加
的场线,试图增加更多的场线及减少EMI。带状线也完全屏蔽了导体,因此能显著得降低EMI,
但是其传播速度更慢(约比微带线慢40%),更多的PCB板层,附加的过孔,这就难于达到
100Ω的差分阻抗Zo(Zdiff)。更多的屏蔽能成功用于微带线,如图(d)所示,用屏蔽线
-或者任何线-在单侧(c)会产生不平衡,从而增加EMI。地线屏蔽线应以适当的距离(<14
波长)有很多的过孔连到下面的地层,而且应放在距离差分线至少2s的地方。


微带传输线(a)和带状传输线(b)上的理想差分信号,非平衡屏蔽线的负面效应(c)和
平衡屏蔽线的正面效应(d)

8




2.3. 0 LVDS的防错偏置
大多数LVDS接收器有内部放错电路在,在某些错误条件下迫使输出处于已知逻辑状态
(高)。这些条件包括开路、短路、以及终端的接收器输入。支持用参考元件的数据手册来
决定哪种类型的防错类型。下面是LVDS防错条件的概述:
输入端开路:不用的接收器输入端应开路,不要将其连接到地或其它电压上。内部的防错偏
置电阻会将“+”输入高,“-”输入低信号,这样就保证一高的,稳定的输出状态,使得功
耗及切换噪声最小。
端接的输入脚:如果电缆被拿走而接收器输出端跨接终端电阻,那么输出将是稳定的(高)。
端接的输入脚-噪声环境:当电缆从发送端断开或者发送器处于第三态时,防错必须保证
输入短路:当输入短路时接收器的输出端将保持在“高”状态。这只当作一种出错的条件保
护。跨在接收器输入端的电压不确定。

2.3.1 在噪声环境中提高防错能力

内部防错电路设计用于产生吸收一个非常少量的电流,为悬空的接收器输入端,短路的输
入端及终端的输入端提供防错保护。这个电路并不是设计用于当发送端的电缆断线或发送器
处于高阻态这样噪声环境的。当这种情况发生时,电缆就成为了悬空的天线,会带来噪声。
如果这个拾取的差分噪声超出内部防错电路能力的话,接收器就会切换或者振荡。要是在应
用中出现这种情况。建议使用平衡屏蔽的电缆,以减少其差分噪声。也可增加一个外接防
错电阻来形成更大的噪声容限,然而多的防错电流将导致均衡的LVDS输出驱动(环路)电
流失去平衡,且信号质量会有所下降。

3. 电缆及连接件
3.1 概述
LVDS在选择电缆及连接件时,应注意以下几点:
1)使用受控阻抗煤质,差分阻抗约为100Ω,不会引入较大地阻抗不连续性;
2)仅就减少噪声和提高信号质量而言,平衡电缆(如双绞线对)通常比非平衡电缆好;
3) 如果电缆长度小于0.5m,大部分电缆都能有效工作;距离在0.5m~10m之间时,Cat
3(Categiory3)双绞线对电缆效果好、便宜并且容易买到;距离大于10m并且要求高速率时,
建议使用CAT 5双绞线对。

3.2 .0 电缆及连接件的选择
尽量用平衡电缆(双绞线,双芯电缆,或者紧密耦合的差分布线电路)。LVDS可以使用广
泛的多种介质,在LVDS标准中没有指明精确的介质,它时被完整的接口标准的参考标准所
定义。这包括介质、数据率、长度、连接件、功能以及管脚分配,在有些非常短(<0.3m)
的应用中,可使用带状电缆或柔性电路。无论选择什么样的电缆,遵循以下的建议有助于设
计效果。

3.2.1 柔性电路
对于非常短的走线,柔性电路时最好的选择,但是它难于屏蔽,可用于系统内板间互联。
9



1)紧密耦合差分线对的成员(S2)用地层建立阻抗;
3)用地线屏蔽线布在有空间的线对之间,以频繁的间隔用过孔连接这些地线到
地层。

3.2.2 带状电缆
带状电缆既便宜又易于使用屏蔽,带状电缆不适合于高速差分信号(难于实现好的耦合),
但对于短距离还是可用的。

1) 如果必须使用带状电缆,则用地线分隔每对信号线,不要让信号线在电缆的边缘;
2) 如果可能的话就用屏蔽的电缆,屏蔽的扁平电缆也会用到。

3.2.3 双芯电缆
双芯电缆较柔软,又低的时滞而且每对线都有屏蔽层包围相互隔离。由于它们不绞合,在线
对内及线对间就有非常低的时滞。这些电缆可用于长距离传输,通常应用于channel link及
FPD-Link中。


1) 每对线的牵引线需要在插头处连在一起以减少引线数目;
2)
不用的导线接地或接终端电阻


3.2.4 双绞线
10



双绞线电缆是好的低成本的解决方案。它能较好的平衡,较灵活,且依应用场合的时滞允许
能较长距离使用。它常常是有一个总的屏蔽层或者每对线有一个屏蔽层在加一个总的屏蔽
层。由于这种结构,安装连接就比较困难。


1)对于LVDS双绞线是好的选择。三类线(CAT3)可较好地传约10m远,而CAT5可传更远
的距离;
2)为了最低的时滞,将相关时滞的线放在一起(在线对之间同样的环可以最小化时滞;
3) 将不用的导线接地或接终端电阻(不要悬空)。

3.2.5 连接件
连接件不仅依赖于应用场合,也依赖于所用的电缆系统与引脚数,是否要屏蔽以及其它引脚
形状。标准的连接件用于低速率的介质,而优化的低时滞连接件被开发用于高速应用介质。


Lead Skew



Potential
Skew-Connector
Depondent
1)如果可能,选择低时滞,阻抗匹配的连接件
2)将每对线的成员聚合在一起。一对线靠在一起不要彼此分开,这样做是为了保持平衡,
而且有助于保证拾取的外部噪声是共模特性而不是差模特性;
3)有些连接件对于不同的引脚有不同长度的引线。按相同长度引线,分开每对线;
4)在线对之间放上地线引脚。尤其要用地线将TTLCMOS信号和LVDS信号分开;
5)将末端引脚接地。如果可能,则不要用末端引线传输高速信号,因为它们会产生不平衡;
6)将不用地脚接地或接终端电阻。

11

-

LVDS标准及介绍 (2)

发布时间:2022-03-29 21:16:40
文章版权声明:除非注明,否则均为IT技术网-学习WEB前端开发等IT技术的网络平台原创文章,转载或复制请以超链接形式并注明出处。

发表评论

评论列表 (有 17 条评论,185人围观)
驼峰鼻整形多少钱V铁粉7 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
通常由一个IC来完成
终结者远程控制软件V铁粉29 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
电流源把输出电流限制到约3.5mA(功耗约为1.2mW)
玛丽黛佳V铁粉3 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
但ASITIAEIA -644更为一般
上海五官V铁粉22 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
从而实现数字信号的传输过程
日照交警V铁粉19 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
建议调整布线宽度“W”来改变Zdiff
泰安花园小区V铁粉16 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
2 ASITIAEIA -644标准定义了无失真通道上的理论最大传输率为1.923Gbps
环保公司V铁粉21 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
差分信号互联器:包括联接线(电缆或者PCB走线)
半年期贷款利率V铁粉29 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
在设计过程中可以应用国半的传输线快速设计Rapiddesigner)滑尺(lit# 633200-001 米制或#633201-001 英制)及应用说明A-905(lit# 100905-001)来计算Zo及Zdiff
较尾场V铁粉4 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
以保证导线间的更紧密耦合
债转股企业V铁粉15 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
否则TTL可能会交叉耦合到LVDS线上
衡水百货大楼V铁粉26 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
由于MOS管的开关速度很高
金莲花的功效V铁粉14 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
高速系统的设计通常将Vcc和地线用专门的层
骨软骨瘤V铁粉0 second ago Google Chrome 93.0.4577.82 Windows 10 x64
1.1 LVDS信号传输组成 LVDS信号传输一般由三部分组成
自己建站V铁粉6 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
因此还降低了电路的总功耗
仙人谷V铁粉11 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
IEEE P1596.3(1996年3月)是 SCI(Scalable Coherent Inteface)的子集
getparameterV铁粉17 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
因阻抗控制的好坏直接影响到信号完整性及延迟

最近发表

随便看看

热门文章

标签列表