Agilent LVDS传输系统测试方案

文章描述:-2022年3月29日发(作者:冷谦)Agilent LVDS传输系统测试方案 2010-05-16 21:56:51 来源:中电网 关键字: Agilent LVDS 传输系统 FPGA LVDS是低压差分信号的简称,由于其优异的高速信号传输性能,目前在高速数据传输领域得到了越来越多的应用。其典型架构如下: 一般LVDS的传输系统由FPGA加上LVDS的Serdes芯片组成, L

-

Agilent LVDS传输系统测试方案2022年3月29日发(作者:冷谦)


Agilent LVDS传输系统测试方案

2010-05-16 21:56:51 来源:中电网
关键字: Agilent LVDS 传输系统 FPGA
LVDS是低压差分信号的简称,由于其优异的高速信号传输性能,目前在高速数据传输领域得到了越
来越多的应用。其典型架构如下:



一般LVDS的传输系统由FPGA加上LVDS的Serdes芯片组成, LVDS的Serializer芯片把FPGA的
多路并行数据通过时分复用的方法变成较少路数、较高速率的串行LVDS信号进行传输,接收端的
de-Serializer芯片再把接收到的串行LVDS信号解成多路并行数据。其好处在于FPGA通过外挂的LVDS
芯片可以方便可靠地以高速率把内部数据传输出去,如S、TI等公司大量提供这种LVDS的Serdes
芯片。
对于LVDS系统的测试,主要涉及以下几个方面:
1 FPGA内部逻辑和并行接口测试,用于保证数据处理和控制的正确性;
2 高速串行LVDS信号质量测试,用于保证LVDS信号的正确传输;
3 高速互连电缆和PCB的阻抗测试,用于保证传输链路的信号完整性;
4 系统误码率测试,用于验证系统实际传输的误码率;
下面就几个方面分别介绍:
1 FPGA内部逻辑和并行接口测试,用于保证数据处理和控制的正确性;
传统上的FPGA内部信号调试有2种方法:直接探测和软逻辑的方案。
直接探测的测试方法:
是通过在逻辑代码里定义映射关系,把内部需要调试的信号映射到外部未使用的IO管脚上,通过相
应PCB走线和连接器把这些IO管脚的信号引出,再送给逻辑做信号测试和。
这种方法的好处是简便直观,可以利用逻辑的触发和存储功能,同时信号的时序关系都得到保
留;但缺点在于FPGA内部要探测的信号节点很多,而外部的未用IO数量是有限的,因此调试完一
组节点后需要修改逻辑代码中的映射关系到另一组节点,并重新综合、布线,当工程比较复杂时综合、


布线等花的时间非常长,所以对于比较复杂的设计测试效率比较低。
软逻辑的方案:
是FPGA厂家提供的一种测试方案,其原理是在FPGA逻辑代码设计阶段或综合完成后在工程中插入
一个软逻辑的核,软逻辑的核需要占用一定的块RAM资源,可以用工作时钟把内部信
号信号采集到块RAM里,采完以后再通过FPGA的JTAG接口把块RAM里的数据读到外部PC上显示
波形。这种方案的好处是只需要外部PC就可以完成测试,不用占用额外IO,同时如果代码没有变
化的话可以不用重新综合,但是使用也有一定的限制,比如会占用比较多块RAM,记录波形长度和
触发功能有限,由于内部时钟先作采样造成信号的时序关系丢失等。
为了解决目前FPGA调试中面临的问题,Agilent做为业界领先的测试仪器生产厂商,和业界领先FPGA
厂商合作共同推出了动态探头的FPGA调试方案。动态探头的方案可以支持Agilent的逻辑,
也可以支持混合信号示波器,比如Agilent的MSO9000系列.
下面以Xilinx的FPGA调试来举例说明。动态探头的工作原理也是在FPGA设计阶段用开发工具,比
如Xilinx的Chipscope在FPGA代码综合完成后插入一个ATC2(Agilent Trace Core-2)的IP core,
把内部信号映射到ATC2 core的输入端,然后布线映射生成bit文件下载到FPGA内,整流程和软逻
辑的设计流程非常类似。
但是相对于软逻辑的方案,这个core的功能相对简单,基本功能相当于一个可以被JTAG命令
控制的多路复用器,因此其仅占用很少的逻辑布线资源。目前Agilent的逻辑以及9000系列示
波器都是基于windows和PC平台的,因此可以用逻辑或示波器的USB或并口来控制JTAG电
缆完成bit文件下载和信号组的选择。FPGA的IO输出的信号可以通过逻辑的探头捕捉测
量,FPGA强大的采样、触发和存储功能可以支持非常复杂的信号分析。下面是一个调试的组网图。



由于测试工程师可能要探测的信号已经都事先送到了ATC2 Core的输入端,因此再调试阶段只需要在
逻辑或混合信号示波器的操作界面里选择不同组的信号即可直接把信号送出,当完成一个模块


调试后不用再修改任何代码和映射关系即可直接选择另一个模块的信号输出进行调试。由此可见,这
种调试方法结合了以前两种调试方法的优点,把仪器强大的采样、触发、存储功能和软核的灵活性结
合起来,在实现FPGA内部信号有效探测同时大大提高了调试效率。
2 高速串行LVDS信号质量测试,用于保证LVDS信号的正确传输;

传统的并行式数据通信,即多通道数据与时钟分别传送,往往因为传输路径不一致而产生建立与保持
时间违反。当速度增加的时候,准确控制传输时延显得异常的困难,因此今天新型的数据通信都已经
是串行了。从并行到串行的改变除了数据速率的提高以外,对于测试方法也提出了新的要求。
LVDS采用多对高速差分信号传输数据,数据速率可以从几百Mbps至几个Gbps。为了保证高速信号
的传输,LVDS使用差分线提供双向数据收发,因此可以用比较小的信号摆幅提供更高的传输速率,
而且差分线本身具有更好的抗干扰能力和更小的EMI,可以支持更长的电缆传输。由于LVDS的信号
速率比较高,因此要对LVDS信号进行可靠的探测,对于示波器和探头的要求也非常高,通常测量要
求使用2.5G~4G带宽的示波器。Agilent的DSO9000系列示波器由于具有很小的底噪声和触发抖动,
平坦的带内频响特性和很小的Return Loss,因此非常适合于进行象LVDS这样的高速信号的测量。同
时Agilent的DSO9000系列示波器还具有业内最深的存储深度(通道的内存可以到1Gpts),适合用
于复杂事件的记录和分析。


高速串行LVDS信号质量测试的测试项目通常为:
1. 眼图、模板测试

2. 抖动分析
为了验证LVDS的信号质量,通常会要求进行眼图、模板的测试,这就还需要借助Agilent的高速串


行数据分析软件,它可以灵活设置LVDS时钟恢复所需要的锁相环形状及带宽,还可以提供LVDS信
号的眼图和模板测试功能。对于模板测试失败的波形,Agilent的DSO9000示波器还有一个非常独特
的功能:失效bit定位,即可以将模板测试的波形展开,看到造成模板测试的各个特定的bit,这对于
定位问题的原因非常有用。下图是个失效bit定位的例子。



DSOMSO900系列的去嵌入功能对于LVDS的信号调试也非常有用。去嵌入(De-Embed)方法最早
来源于网络。网络号称仪器之王,其应用范围和测试精度是很多其它仪器无法比拟的。
网络的测试精度之所以高,很大一方面在于网络有一套非常成熟的校准方法和理论,可
以有效消除仪器内部和测试附件所带来的误差。这种方法应用在实时示波器里,可以用来消除测试电
缆或夹具带来的误差或者评估测试电缆或夹具对信号的影响。如下例所示,去嵌入方法可以用来评估
LVDS电缆对于信号的影响,其实际运算结果和实测结果非常接近。



高速信号产生问题的原因很多时候都是由于抖动造成的,LVDS信号出问题也有一半的原因都是由于
时钟的抖动。时钟和信号中抖动的成因是很复杂的的,总的抖动成分TJ中包含了确定性抖动DJ和随
机抖动RJ,而DJ和RJ又分别是由很多因素构成。因此LVDS的测试中应包含各抖动分量的测量项目。
LVDS要准确测量TJ和DJ,需要借助于相应的抖动分析软件。下图是用9000示波器的EzJIt Plus抖
动分析软件进行抖动分解的一个测试例子。



3 高速互连电缆和PCB的阻抗测试,用于保证传输链路的信号完整性;

在较低数据速率时,驱动器和接收机一般时导致信号完整性问题的主要因素。以往人们通常把印刷电
路板、连接器、电缆和过孔当成是简单的部件,稍加考虑或者无需考虑其他因素就可以很容易地把它
们组成一个系统。现在,从逻辑电平0 到逻辑电平1 的数据上升时间已不到100 ps,当这么高速的
信号在传输线路上传输时会形成微波传输线效应,这些传输线效应对于信号的影响会更加复杂。很多
系统内的物理层有许多线性无源元件,它们会因阻抗不连续而产生反射,或者对于不同频率成分有不
同的衰减,因此作为互连的物理层特性检验正变得日益关键。
一般用时域分析来描述这些物理层结构的特征,为了获得一个完整的时域信息,必须要测试反射和传
输(TDR和TDT)中的阶跃和脉冲相应。随着信号频率的提高,通常还必须在所有可能的工作模式下
进行频域分析,以全面描述物理层结构的特征。S参数模型说明了这些数字电路所展示出的模拟特点,
如不连续点反射、频率相关损耗、串扰和EMI等。
传统PCB板的阻抗测试方法不能完全描述信号经过传输线路后的行为特点,因此对于这些高速传输
线和连接器的分析也要把时域和频域结合起来,采用更高级的分析方法,其中一种很有效的工具就是
物理层测试系统(PLTS)。
物理层测试系统(PLTS)适合用于信号完整性分析。如下图所示,PLTS 软件引导用户完成硬件设置、
校准和数据采集。时域反射计(TDR)和矢量网络(VA)都可作为测量引擎,它们各自的校
准向导将允许您采用先进的校准技术。它帮助您去除不需要的测试夹具效应,比如电缆损耗、连接器
不连续性和印制电路板材料的介电损耗。用PLTS器件数据库通过许多有用方法观看器件的性能特性,
可用ovel眼图综合引擎完成熟悉的时域分析(TDR 和TDT)。对于高速数字标准,例如HDMI和串行
ATA,由于高速数据的快上升时间沿会在背板通道内产生微波传输线效应,所以现在频域分析已处于
主导地位,因此我们经常需要测试输入差分插入损耗(SDD21)。PLTS提供的虚拟位图发生器允许把用
户定义的二进制序列或标准PRBS与测量数据相卷积而得到眼图。此外,PLTS 还使用专利变换算法
得到频域和时域数据,正向和反向信号流,以及所有可能工作模式(单端、差分和模式转换)中的传输
和反射项。





在PLTS中,使用基于TDR的测试系统和基于VA的测试系统都可以提供比较完整的信息,那么应
该选择哪个系统呢?
许多信号完整性(SI)实验室都同时采用了这两种系统。这两种系统都有自己的优势,在某些要求得
到最大限度的多功能性的场合,这两套系统都可以适当地加以使用。
TDR测试系统:
l 对于需要快速建立一阶模型、而且希望测试设备容易使用和熟悉的工程师来说,基于TDR的测试系
统可能是最佳选择。

矢量网络的测试系统:
l 基于矢量网络(VA)的测试系统大大提高了带宽、幅度和相位精度、相位稳定性、动态范
围(信噪比)和先进的校准技术。
l 在很多情况下高动态范围是非常重要的,使用大的动态范围就有可能把非常低的信号串扰测试出
来,对于差分器件来说高的动态范围可以识别非常小的模式转换,如由于差分器件设计不对称造成差
分信号转换成共模干扰。
l 由于VA可以直接进行线路或电缆的频域衰减曲线的测量,所以如果非常关注测量结果的精度和可
重复性,或者希望直接测量频域参数,最好选择VA。

4 系统误码率测试,用于验证系统实际传输的误码率;

误码率是评判传输系统性能的最终标准,新一代高速数字传输系统对于通道数目、信号传输速率和传


输误码率提出了越来越高的要求。由于对于这种高速传
输系统来说,往往是采用高速缓冲方式,不大可能采用请求重发的纠错措施。因此,我们必须保证系
统误码率的指标要求,从数据抖动、眼图张开度、误码特性等测试方面入手,在信号电平体制、编码
方式和协议以及保证传输线匹配方面多做文章,从而保证传输系统的正常工作。
Agilent 的ParBERT 81250A 并行误码测试系统采用VXI模块化构架,为了满足用户不同的测试需求,
以及增强系统配置扩展升级的灵活性,系统硬件划分为前端、数据模块、时钟模块、主机箱,系统控
制计算机组成(如下图所示)。
前端决定了数据端口的特性(码型发生器误码分析器)能力,而数据模块作为小的机架,承载前端并
最终实现其(码型发生器误码分析器)功能。这样,数据模块就能够对数据码形(包括用户自定义数据
文件,标准PRBSPRWS)进行生成、排序和分析。所有数据模块需要至少一个时钟模块驱动,才可以
产生分析相应速率的数据,其作用是产生仪器的公用系统时钟或频率。
最后所有这些前端及模块插入13槽VXI机箱,通过Firewire(高速串行连接标准总线)接口被外置(或
嵌入式VXI控制计算机)系统控制器控制,人机界面都是通过ParBERT 81250A 功能强大的系统软件
构成,系统支持在MS Windows T4.0,Windows 2000或Windows XP操作系统下工作。

5 总结

以下是整个LVDS传输系统的测试平台构成。




Agilent LVDS传输系统测试方案

2010-05-16 21:56:51 来源:中电网
关键字: Agilent LVDS 传输系统 FPGA
LVDS是低压差分信号的简称,由于其优异的高速信号传输性能,目前在高速数据传输领域得到了越
来越多的应用。其典型架构如下:



一般LVDS的传输系统由FPGA加上LVDS的Serdes芯片组成, LVDS的Serializer芯片把FPGA的
多路并行数据通过时分复用的方法变成较少路数、较高速率的串行LVDS信号进行传输,接收端的
de-Serializer芯片再把接收到的串行LVDS信号解成多路并行数据。其好处在于FPGA通过外挂的LVDS
芯片可以方便可靠地以高速率把内部数据传输出去,如S、TI等公司大量提供这种LVDS的Serdes
芯片。
对于LVDS系统的测试,主要涉及以下几个方面:
1 FPGA内部逻辑和并行接口测试,用于保证数据处理和控制的正确性;
2 高速串行LVDS信号质量测试,用于保证LVDS信号的正确传输;
3 高速互连电缆和PCB的阻抗测试,用于保证传输链路的信号完整性;
4 系统误码率测试,用于验证系统实际传输的误码率;
下面就几个方面分别介绍:
1 FPGA内部逻辑和并行接口测试,用于保证数据处理和控制的正确性;
传统上的FPGA内部信号调试有2种方法:直接探测和软逻辑的方案。
直接探测的测试方法:
是通过在逻辑代码里定义映射关系,把内部需要调试的信号映射到外部未使用的IO管脚上,通过相
应PCB走线和连接器把这些IO管脚的信号引出,再送给逻辑做信号测试和。
这种方法的好处是简便直观,可以利用逻辑的触发和存储功能,同时信号的时序关系都得到保
留;但缺点在于FPGA内部要探测的信号节点很多,而外部的未用IO数量是有限的,因此调试完一
组节点后需要修改逻辑代码中的映射关系到另一组节点,并重新综合、布线,当工程比较复杂时综合、


布线等花的时间非常长,所以对于比较复杂的设计测试效率比较低。
软逻辑的方案:
是FPGA厂家提供的一种测试方案,其原理是在FPGA逻辑代码设计阶段或综合完成后在工程中插入
一个软逻辑的核,软逻辑的核需要占用一定的块RAM资源,可以用工作时钟把内部信
号信号采集到块RAM里,采完以后再通过FPGA的JTAG接口把块RAM里的数据读到外部PC上显示
波形。这种方案的好处是只需要外部PC就可以完成测试,不用占用额外IO,同时如果代码没有变
化的话可以不用重新综合,但是使用也有一定的限制,比如会占用比较多块RAM,记录波形长度和
触发功能有限,由于内部时钟先作采样造成信号的时序关系丢失等。
为了解决目前FPGA调试中面临的问题,Agilent做为业界领先的测试仪器生产厂商,和业界领先FPGA
厂商合作共同推出了动态探头的FPGA调试方案。动态探头的方案可以支持Agilent的逻辑,
也可以支持混合信号示波器,比如Agilent的MSO9000系列.
下面以Xilinx的FPGA调试来举例说明。动态探头的工作原理也是在FPGA设计阶段用开发工具,比
如Xilinx的Chipscope在FPGA代码综合完成后插入一个ATC2(Agilent Trace Core-2)的IP core,
把内部信号映射到ATC2 core的输入端,然后布线映射生成bit文件下载到FPGA内,整流程和软逻
辑的设计流程非常类似。
但是相对于软逻辑的方案,这个core的功能相对简单,基本功能相当于一个可以被JTAG命令
控制的多路复用器,因此其仅占用很少的逻辑布线资源。目前Agilent的逻辑以及9000系列示
波器都是基于windows和PC平台的,因此可以用逻辑或示波器的USB或并口来控制JTAG电
缆完成bit文件下载和信号组的选择。FPGA的IO输出的信号可以通过逻辑的探头捕捉测
量,FPGA强大的采样、触发和存储功能可以支持非常复杂的信号分析。下面是一个调试的组网图。



由于测试工程师可能要探测的信号已经都事先送到了ATC2 Core的输入端,因此再调试阶段只需要在
逻辑或混合信号示波器的操作界面里选择不同组的信号即可直接把信号送出,当完成一个模块


调试后不用再修改任何代码和映射关系即可直接选择另一个模块的信号输出进行调试。由此可见,这
种调试方法结合了以前两种调试方法的优点,把仪器强大的采样、触发、存储功能和软核的灵活性结
合起来,在实现FPGA内部信号有效探测同时大大提高了调试效率。
2 高速串行LVDS信号质量测试,用于保证LVDS信号的正确传输;

传统的并行式数据通信,即多通道数据与时钟分别传送,往往因为传输路径不一致而产生建立与保持
时间违反。当速度增加的时候,准确控制传输时延显得异常的困难,因此今天新型的数据通信都已经
是串行了。从并行到串行的改变除了数据速率的提高以外,对于测试方法也提出了新的要求。
LVDS采用多对高速差分信号传输数据,数据速率可以从几百Mbps至几个Gbps。为了保证高速信号
的传输,LVDS使用差分线提供双向数据收发,因此可以用比较小的信号摆幅提供更高的传输速率,
而且差分线本身具有更好的抗干扰能力和更小的EMI,可以支持更长的电缆传输。由于LVDS的信号
速率比较高,因此要对LVDS信号进行可靠的探测,对于示波器和探头的要求也非常高,通常测量要
求使用2.5G~4G带宽的示波器。Agilent的DSO9000系列示波器由于具有很小的底噪声和触发抖动,
平坦的带内频响特性和很小的Return Loss,因此非常适合于进行象LVDS这样的高速信号的测量。同
时Agilent的DSO9000系列示波器还具有业内最深的存储深度(通道的内存可以到1Gpts),适合用
于复杂事件的记录和分析。


高速串行LVDS信号质量测试的测试项目通常为:
1. 眼图、模板测试

2. 抖动分析
为了验证LVDS的信号质量,通常会要求进行眼图、模板的测试,这就还需要借助Agilent的高速串


行数据分析软件,它可以灵活设置LVDS时钟恢复所需要的锁相环形状及带宽,还可以提供LVDS信
号的眼图和模板测试功能。对于模板测试失败的波形,Agilent的DSO9000示波器还有一个非常独特
的功能:失效bit定位,即可以将模板测试的波形展开,看到造成模板测试的各个特定的bit,这对于
定位问题的原因非常有用。下图是个失效bit定位的例子。



DSOMSO900系列的去嵌入功能对于LVDS的信号调试也非常有用。去嵌入(De-Embed)方法最早
来源于网络。网络号称仪器之王,其应用范围和测试精度是很多其它仪器无法比拟的。
网络的测试精度之所以高,很大一方面在于网络有一套非常成熟的校准方法和理论,可
以有效消除仪器内部和测试附件所带来的误差。这种方法应用在实时示波器里,可以用来消除测试电
缆或夹具带来的误差或者评估测试电缆或夹具对信号的影响。如下例所示,去嵌入方法可以用来评估
LVDS电缆对于信号的影响,其实际运算结果和实测结果非常接近。



高速信号产生问题的原因很多时候都是由于抖动造成的,LVDS信号出问题也有一半的原因都是由于
时钟的抖动。时钟和信号中抖动的成因是很复杂的的,总的抖动成分TJ中包含了确定性抖动DJ和随
机抖动RJ,而DJ和RJ又分别是由很多因素构成。因此LVDS的测试中应包含各抖动分量的测量项目。
LVDS要准确测量TJ和DJ,需要借助于相应的抖动分析软件。下图是用9000示波器的EzJIt Plus抖
动分析软件进行抖动分解的一个测试例子。



3 高速互连电缆和PCB的阻抗测试,用于保证传输链路的信号完整性;

在较低数据速率时,驱动器和接收机一般时导致信号完整性问题的主要因素。以往人们通常把印刷电
路板、连接器、电缆和过孔当成是简单的部件,稍加考虑或者无需考虑其他因素就可以很容易地把它
们组成一个系统。现在,从逻辑电平0 到逻辑电平1 的数据上升时间已不到100 ps,当这么高速的
信号在传输线路上传输时会形成微波传输线效应,这些传输线效应对于信号的影响会更加复杂。很多
系统内的物理层有许多线性无源元件,它们会因阻抗不连续而产生反射,或者对于不同频率成分有不
同的衰减,因此作为互连的物理层特性检验正变得日益关键。
一般用时域分析来描述这些物理层结构的特征,为了获得一个完整的时域信息,必须要测试反射和传
输(TDR和TDT)中的阶跃和脉冲相应。随着信号频率的提高,通常还必须在所有可能的工作模式下
进行频域分析,以全面描述物理层结构的特征。S参数模型说明了这些数字电路所展示出的模拟特点,
如不连续点反射、频率相关损耗、串扰和EMI等。
传统PCB板的阻抗测试方法不能完全描述信号经过传输线路后的行为特点,因此对于这些高速传输
线和连接器的分析也要把时域和频域结合起来,采用更高级的分析方法,其中一种很有效的工具就是
物理层测试系统(PLTS)。
物理层测试系统(PLTS)适合用于信号完整性分析。如下图所示,PLTS 软件引导用户完成硬件设置、
校准和数据采集。时域反射计(TDR)和矢量网络(VA)都可作为测量引擎,它们各自的校
准向导将允许您采用先进的校准技术。它帮助您去除不需要的测试夹具效应,比如电缆损耗、连接器
不连续性和印制电路板材料的介电损耗。用PLTS器件数据库通过许多有用方法观看器件的性能特性,
可用ovel眼图综合引擎完成熟悉的时域分析(TDR 和TDT)。对于高速数字标准,例如HDMI和串行
ATA,由于高速数据的快上升时间沿会在背板通道内产生微波传输线效应,所以现在频域分析已处于
主导地位,因此我们经常需要测试输入差分插入损耗(SDD21)。PLTS提供的虚拟位图发生器允许把用
户定义的二进制序列或标准PRBS与测量数据相卷积而得到眼图。此外,PLTS 还使用专利变换算法
得到频域和时域数据,正向和反向信号流,以及所有可能工作模式(单端、差分和模式转换)中的传输
和反射项。





在PLTS中,使用基于TDR的测试系统和基于VA的测试系统都可以提供比较完整的信息,那么应
该选择哪个系统呢?
许多信号完整性(SI)实验室都同时采用了这两种系统。这两种系统都有自己的优势,在某些要求得
到最大限度的多功能性的场合,这两套系统都可以适当地加以使用。
TDR测试系统:
l 对于需要快速建立一阶模型、而且希望测试设备容易使用和熟悉的工程师来说,基于TDR的测试系
统可能是最佳选择。

矢量网络的测试系统:
l 基于矢量网络(VA)的测试系统大大提高了带宽、幅度和相位精度、相位稳定性、动态范
围(信噪比)和先进的校准技术。
l 在很多情况下高动态范围是非常重要的,使用大的动态范围就有可能把非常低的信号串扰测试出
来,对于差分器件来说高的动态范围可以识别非常小的模式转换,如由于差分器件设计不对称造成差
分信号转换成共模干扰。
l 由于VA可以直接进行线路或电缆的频域衰减曲线的测量,所以如果非常关注测量结果的精度和可
重复性,或者希望直接测量频域参数,最好选择VA。

4 系统误码率测试,用于验证系统实际传输的误码率;

误码率是评判传输系统性能的最终标准,新一代高速数字传输系统对于通道数目、信号传输速率和传


输误码率提出了越来越高的要求。由于对于这种高速传
输系统来说,往往是采用高速缓冲方式,不大可能采用请求重发的纠错措施。因此,我们必须保证系
统误码率的指标要求,从数据抖动、眼图张开度、误码特性等测试方面入手,在信号电平体制、编码
方式和协议以及保证传输线匹配方面多做文章,从而保证传输系统的正常工作。
Agilent 的ParBERT 81250A 并行误码测试系统采用VXI模块化构架,为了满足用户不同的测试需求,
以及增强系统配置扩展升级的灵活性,系统硬件划分为前端、数据模块、时钟模块、主机箱,系统控
制计算机组成(如下图所示)。
前端决定了数据端口的特性(码型发生器误码分析器)能力,而数据模块作为小的机架,承载前端并
最终实现其(码型发生器误码分析器)功能。这样,数据模块就能够对数据码形(包括用户自定义数据
文件,标准PRBSPRWS)进行生成、排序和分析。所有数据模块需要至少一个时钟模块驱动,才可以
产生分析相应速率的数据,其作用是产生仪器的公用系统时钟或频率。
最后所有这些前端及模块插入13槽VXI机箱,通过Firewire(高速串行连接标准总线)接口被外置(或
嵌入式VXI控制计算机)系统控制器控制,人机界面都是通过ParBERT 81250A 功能强大的系统软件
构成,系统支持在MS Windows T4.0,Windows 2000或Windows XP操作系统下工作。

5 总结

以下是整个LVDS传输系统的测试平台构成。



-

Agilent LVDS传输系统测试方案

发布时间:2022-03-29 21:23:53
文章版权声明:除非注明,否则均为IT技术网-学习WEB前端开发等IT技术的网络平台原创文章,转载或复制请以超链接形式并注明出处。

发表评论

评论列表 (有 15 条评论,313人围观)
企业社会责任报告V铁粉0 second ago Google Chrome 93.0.4577.82 Windows 10 x64
用于保证LVDS信号的正确传输; 传统的并行式数据通信
新沂二手房V铁粉30 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
Agilent做为业界领先的测试仪器生产厂商
天鹅湖租房V铁粉20 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
标准PRBSPRWS)进行生成
洋泾二手房出售V铁粉2 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
连接器
投资理财知识V铁粉9 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
并重新综合
黄州4s店V铁粉10 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
差分和模式转换)中的传输和反射项
望京幼儿园V铁粉16 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
Agilent的DSO9000系列示波器由于具有很小的底噪声和触发抖动
东莞光大花园V铁粉29 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
由于对于这种高速传 输系统来说
广东汕头纵火案V铁粉13 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
LVDS的Serializer芯片把FPGA的多路并行数据通过时分复用的方法变成较少路数
吴建V铁粉23 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
对于高速数字标准
开封二手房网V铁粉7 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
LVDS信号出问题也有一半的原因都是由于时钟的抖动
宿迁酒店V铁粉14 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
是通过在逻辑代码里定义映射关系
在线代码测试V铁粉23 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
布线等花的时间非常长
vs三国免费全图V铁粉21 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
下面是一个调试的组网图