LVPECL端接技术

文章描述:-2022年3月29日发(作者:屈承懋)应用笔记: HFA-1.0 Rev. 1; 408 LVDS、PECL和CML介绍 [本应用笔记中的一些器件最初发布于 2000年7月3日1120期的Electronic Engineering Times] Maxim Integrated Products 目录 1 2 引言...........

-

LVPECL端接技术2022年3月29日发(作者:屈承懋)


应用笔记:
HFA-1.0
Rev. 1; 408








LVDS

PECL

CML
介绍



[本应用笔记中的一些器件最初发布于
2000年7月3日1120期的Electronic Engineering Times]













Maxim Integrated Products


目录

1

2

引言....................................................................................................................................................................1

PECL接口.........................................................................................................................................................1

2.1

2.2

3

PECL输出结构..........................................................................................................................................1

PECL输入结构..........................................................................................................................................2

CML接口...........................................................................................................................................................3

3.1

3.2

CML输出结构...........................................................................................................................................3

CML输入结构...........................................................................................................................................3

4

LVDS接口.........................................................................................................................................................4

4.1

4.2

LVDS输出结构.........................................................................................................................................4

LVDS输入结构.........................................................................................................................................4

5

接口互连............................................................................................................................................................6

5.1

5.2

CML到CML的连接................................................................................................................................6

PECL到PECL的连接..............................................................................................................................6

直流耦合:驱动50Ω至(V
CC
-2V)的戴维宁等效电路....................................................................6

交流耦合............................................................................................................................................7

5.2.1

5.2.2

5.3

6

LVDS与LVDS的连接.............................................................................................................................8

LVDS、PECL、CML间的互连......................................................................................................................8

6.1

LVPECL到CML的连接..........................................................................................................................8

交流耦合............................................................................................................................................8

直流耦合............................................................................................................................................9

6.1.1

6.1.2

6.2

6.3

CML到LVPECL的连接........................................................................................................................11

LVPECL到LVDS的连接......................................................................................................................11

直流耦合..........................................................................................................................................11

交流耦合..........................................................................................................................................11

6.3.1

6.3.2

6.4

LVDS到LVPECL的连接......................................................................................................................11

直流耦合..........................................................................................................................................11

交流耦合..........................................................................................................................................13

6.4.1

6.4.2

6.5

CML和LVDS间互连............................................................................................................................14

应用笔记HFA-1.0 (Rev. 1; 408) Maxim Integrated Products
Page
ii


图目录

图 1. PECL输出结构.................................................................................................................................................1

图 2. PECL输入结构.................................................................................................................................................2

图 3. CML输出结构..................................................................................................................................................3

图 4. 直流耦合与交流耦合情况下,CML输出波形..............................................................................................3

图 5. CML输入电路配置..........................................................................................................................................3

图6. LVDS输出结构................................................................................................................................................4

图7. LVDS输入结构................................................................................................................................................4

图 8. CML到CML的连接.......................................................................................................................................6

图 9. 戴维宁等效变换...............................................................................................................................................6

图 10. PECL与PECL之间的直流耦合...................................................................................................................7

图 11. PECL与PECL之间的交流耦合...................................................................................................................7

图 12. LVDS与LVDS的连接..................................................................................................................................8

图 13. LVPECL与CML之间的交流耦合...............................................................................................................8

图 14. LVPECL与CML之间的电阻网络(MAX3875)...........................................................................................9

图 15. LVPECL与CML之间的直流耦合(MAX3875)...........................................................................................9

图 16. CML与LVPECL之间的交流耦合.............................................................................................................10

图 17. LVPECL与LVDS之间的直流耦合...........................................................................................................10

图 18. LVPECL与LVDS之间的交流耦合...........................................................................................................11

图 19. LVDS与LVPECL之间的直流耦合...........................................................................................................12

图 20. LVDS与LVPECL之间的交流耦合...........................................................................................................13

图 21. CML与LVDS之间的交流耦合.................................................................................................................14

图 22. LVDS与CML之间的交流耦合.................................................................................................................14

应用笔记HFA-1.0 (Rev. 1; 408) Maxim Integrated Products
Page
iii




LVDS、PECL和CML IO结构

1 引言
随着高速数据传输业务需求的增加,如何高质量
地解决高速IC芯片间的互连变得越来越重要。
低功耗及优异的噪声性能是有待解决的主要问
题。芯片间互连通常有三种接口:PECL (正射极
耦合逻辑)、LVDS (低压差分信号)、CML (电流
模式逻辑)。在设计高速数字系统时,人们常会
遇到不同接口标准芯片间的互连,为解决这一问
题,我们首先需要了解每一种接口标准的输入和
输出电路结构,由此可以知道如何进行偏置和终
端匹配。本文介绍了高速通信系统中PECL、
CML和LVDS之间相互连接的几种方法,并给
出了Maxim产品的应用范例。
小,这使得该逻辑更适合于高速数据的串行或并
行连接。PECL标准最初由Motorola公司提出,
经过很长一段时间才在电子工业领域推广开。
2.1 PECL
输出结构

PECL电路的输出结构如图1所示,包含一个差
分对管和一对射随器。输出射随器工作在正电源
范围内,其直流电流始终存在,这样有利于提高
开关速度,保持较快的关断时间。PECL输出的
适当端接是连接50Ω电阻至(V
CC
-2V)电平。在这
种端接条件下,OUT+与OUT-的典型值为(V
CC
-
1.3V),输出直流电流约为14mA。PECL结构的
输出阻抗很低,典型值约为(4-5)Ω,这表明它有
很强的驱动能力。但当负载与PECL的输出端之
间有一段传输线时,低阻抗造成的背向端接失配
将导致信号的高频失真。

2 PECL接口
由ECL标准发展而来,但在PECL电路中
使用的是正电源。PECL信号的摆幅相对ECL要
VCC

PECL
OUT+
OUT-
50Ω
50Ω
V
CC
-2.0V
PECL Termination

1. PECL
输出结构

应用笔记 HFA-1.0 (Rev. 1; 408) Maxim Integrated Products
Page
1 of 14



2.2 PECL
输入结构

PECL输入结构如图2所示,它是一个具有高输
入阻抗的差分对。该差分对共模输入电压需偏置
到(V
CC
-1.3V),这样允许的输入信号电平动态范
围最大。Maxim公司的高频通信产品有两种形式
的PECL输入结构:一种是片内带有偏置电路(如
MAX3885);另一种是片内不含偏置电路(如
MAX3867、MAX3675)。对于第二种情况,需要
外加直流偏置。
表I中给出了Maxim公司PECL输入和输出的具
体电气指标。

VCC
在+5.0V和+3.3V供电系统中,PECL接口均适
用,+3.3V供电系统中的PECL常被称作低压
PECL (LVPECL)。
在使用PECL电路时要注意加电源去耦电路,以
免受噪声的干扰,另外,PECL输出采用交流还
是直流耦合对负载网络的形式将会提出不同的要
求。


VCC
VCC-1.3V
1kΩ
1kΩ
I+
I+
I-
I-

(a) 片内带有高阻抗偏置电路 (b) 片内不含偏置电路

2. PECL
输入结构

表I. PECL输入和输出规格
参数
输出高压
输出低压
输入高压
输入低压

条件
T
A
= 0°C至+85°C
T
A
= –40°C
T
A
= 0°C至+85°C
T
A
= –40°C


最小值
V
CC
– 1.025
V
CC
– 1.085
V
CC
– 1.81
V
CC
– 1.83
V
CC
– 1.16
V
CC
– 1.81
典型值






最大值
V
CC
– 0.88
V
CC
– 0.88
V
CC
– 1.62
V
CC
– 1.55
V
CC
– 0.88
V
CC
– 1.48
单位
V
V
V
V
V
V
应用笔记 HFA-1.0 (Rev. 1; 408) Maxim Integrated Products
Page
2 of 14



3 CML接口
CML是所有高速数据接口形式中最简单的一
种,片内输入与输出端接减少了设置工作条件所
需的外围器件数量。CML输出所提供的信号摆
幅较小,从而功耗更低。此外,50Ω背向终端匹
配减小了背向反射,从而降低了高频失真。
OUT+
VCC
VCC-0.2V
VCC-0.4V
3.1 CML
输出结构

的输出电路形式是一个差分对管,该差分
对的集电极电阻为50Ω,如图3所示。输出信号
的高低电平切换是靠共发射极差分对管的开关控
制的。假定电流源的典型值为16mA,CML输出
负载为上拉至V
CC
的50Ω电阻,则单端CML输
出信号的摆幅为V
CC
至(V
CC
-0.4V)。在这种情况
下,CML差分输出信号摆幅典型值为800mV,
共模电压为(V
CC
-0.2V)。对同一个电流源来说,
若CML输出采用交流耦合至50Ω负载,这时的
直流阻抗由50Ω集电极电阻决定。CML输出共
模电压变为(V
CC
-0.4V),差分信号摆幅仍为
800mV
P-P
。在交流和直流耦合情况下输出波形如
图4所示。

CML
(a) DC-Coupled with 50
Ω
to VCC
OUT+
VCC-0.2V
VCC-0.4V
VCC-0.6V
(b) AC-Coupled to 50
Ω
termination

4.
直流耦合与交流耦合情况下,
CML
输出波


3.2 CML
输入结构

CML输入结构有几个重要特点,这也使它在高
速数据传输中成为常用的方式。如图5所示,
Maxim公司的CML输入结构的输入阻抗为
50Ω,易于端接。输入晶体管作为射随器,后面
驱动一个差分对放大器。
VCC
VCC
50Ω50Ω
OUT+
OUT-
50Ω50Ω
I+
16mA
I-

3.

CML
输出结构






5. CML
输入电路配置


应用笔记 HFA-1.0 (Rev. 1; 408) Maxim Integrated Products
Page
3 of 14



表II以MAX3831MAX3832为例列出了CML的输出和输入技术参数。
表II. CML输入和输出规格(负载 = 50Ω至V
CC
)
参数
差分输出电压
共模输出电压
单端输入电压范围
差分输入电压摆幅
条件 最小值 典型值 最大值 单位
640 800 1000 mV
p-p


V
IS


V
CC
– 0.6V
V
CC
-0.2 V
V
CC
+ 0.2VV
400 1200 mV
p-p

注:Maxim不同产品的CML输入灵敏度不同(如MAX3875、MAX3876)。

4 LVDS接口
LVDS用于低压差分信号点到点的传输,该方式
有若干优势,使其更具有吸引力。较小的信号摆
幅使得功耗较低,一般负载阻抗为100Ω的差分
线上的电流不超过4mA。这一特征使得LVDS
适合做并行数据传输。此外信号的电平很低,从
而使得该结构可以在2.5V的低电压下工作。
LVDS输入信号电压可以从0V到2.4V变化,单
端信号摆幅为400mV,这样允许输入共模电压从
0.2V到2.2V范围内变化,也就是说LVDS允许
驱动器和接收器两端地电势有±1V的落差。
VCC
OUT+
OUT-
4.1 LVDS
输出结构

Maxim公司LVDS输出结构在低功耗和高速方面
做了优化,电路如图6所示。电路差分输出阻抗
典型值为100Ω,表III列出了其它一些输出指
标。

4.2 LVDS
输入结构

LVDS输入结构如图7所示,I+与I-输入差分
阻抗为100Ω。为适应共模电压宽范围内的变
化,输入级还包括一个自适应电平转换电路,该
电路将共模电压设置为一固定值,该电路后面是
一个施密特触发器。施密特触发器的输入门限具
有滞回特性,触发器后级是差分放大器。






6. LVDS
输出结构


I+
50Ω
ADAPTIVE
LEVEL
SHIFTER
50Ω
I-
SCHIMITT
TRIGGER


7. LVDS
输入结构

应用笔记 HFA-1.0 (Rev. 1; 408) Maxim Integrated Products
Page
4 of 14


表III总结了Maxim公司LVDS输入与输出技术
指标(适用于MAX3831、MAX3832和MAX3890)。
表III. LVDS输入和输出规格
参数
输出高电压
输出低电压
差分输出电压
互补状态下的差分输出电压的
变化幅度
输出失调电压
互补状态下的输出失调电压的
变化幅度
差分输出阻抗
输出电流
输出电流
输入电压范围
差分输入电压
输入共模电流



V
i

⎜V
id



Δ⎜V
os

符号 条件 最小值 典型值 最大值 单位
1.475 V
V
OH

0.925 V
V
OL

⎜V
od

Δ⎜V
od

250 400 mV




短接在一起
短接至GD


1.125

80


0







25
1.275
25
120
12
40
mV
V
mV
Ω
mA
mA
2.4 V
mV 100

LVDS输入
V
OS
= 1.2V
350
μA
门限滞回
差分输入阻抗

70 mV
100 115
R
in
85
Ω
应用笔记HFA-1.0 (Rev. 1; 408) Maxim Integrated Products
Page
5 of 14



5 接口互连
5.1 CML

CML
的连接

如果接收器与发送器之间采用相同的V
CC
电源,
CML驱动器输出可以直流耦合到CML接收器输
入,无需额外的元件。如果接收器与发送器采用
不同的电源,系统需要用交流耦合方式。交流耦
合情况下,耦合电容应足够大,以避免信号包含
一长串相同数字时导致过大的低频衰减(参考应
用笔记HFA-1.1)。图8给出了CML与CML之
间的连接。
5.2 PECL

PECL
的连接

5.2.1
直流耦合:驱动
50Ω

(V
CC
-2V)
的戴维宁
等效电路

PECL输出设计成驱动50Ω负载至(V
CC
-2V)。由
于一般情况下无法向终端网络提供(V
CC
-2V)电
源,经常会用并联电阻,得到一个戴维宁等效电
路。图9给出了戴维宁变换的结果,50Ω至(V
CC
-
2V)的终端匹配要求满足:
(V
CC

2V)
=
V

R2

CC


R1
+
R2


并且
(
R1R2
)
=50Ω

解出R1、R2,可得:

R1
=
50

V
CC
(V
并且
R2=25⋅V
CC

CC

2V)











应用笔记HFA-1.0 (Rev. 1; 408)

CML CML
DRIVER RECEIVER
(a) CML与CML之间采用直流耦合

CML CML
DRIVER RECEIVER
(b) CML与CML之间采用交流耦合

8. CML

CML
的连接


PECLPECL
DRIVER RECEIVER
50
Ω
50
Ω
V
CC
- 2V



VCC
R1
R1
PECL PECL
DRIVER RECEIVER
R2
R2

9.
戴维宁等效变换

Maxim Integrated Products
Page
6 of 14


在3.3V供电时,电阻按5%的精度选取,R1为
130Ω,R2为82Ω。而在+5.0V供电时,R1为
82Ω,R2为130Ω。图10给出了+3.3V和+5.0V
供电时的戴维宁等效终端网络。

注:PECL输出配置为射极开路,没有背向终端
匹配(参见图1)。
5.2.2
交流耦合

PECL在交流耦合输出到50Ω的终端负载时,在
将PECL输出交流耦合至传输线之前,需要在
PECL输出端加一个对地直流偏置电阻,如图11
所示。
PECL的输入端接R2和R3的选择应考虑如下几
点:(1) PECL输入直流偏压应固定在(V
CC
-
1.3V);(2) 与传输线特性阻抗的匹配情况;(3)功
耗;(4) 外围器件。图11(a)的电路针对采用最少
的元件数进行了优化,这种情况下R2和R3的选
择应满足下面方程组:

R3

Vcc
R
2
+
R
3
=
Vcc

1.3
V
并且
R2R3≈50Ω

求解得到:
R2 = 82Ω并且R3 = 130Ω +3.3V供电
并且
R2 = 68Ω并且R3 = 180Ω +5.0V供电
V
CC
R1
R2R2
PECL
DRIVER
PECL
RECEIVER
R1
R3
R3
(a)


11.

PECL

PECL
之间的交流耦合

应用笔记HFA-1.0 (Rev. 1; 408)

+3.3V
130Ω130Ω
PECL PECL
DRIVER RECEIVER
82Ω
82Ω
(a) 3.3V供电
+5.0V
82Ω
82Ω
PECL PECL
DRIVER RECEIVER
130Ω130Ω
(b) 5.0V供电

10. PECL

PECL
之间的直流耦合

V
CC
R1
R2R2
PECL
DRIVER
100
Ω
PECL
RECEIVER
R1
R3
R3
(b)

Maxim Integrated Products
Page
7 of 14



图11(a)的缺点是由终端网络引起的功耗较大。如
果系统对于功耗要求较高,可以采用图11(b)所示
电路。这时,我们需要满足:
R3

Vcc
R
2
+
R
3
=
Vcc

1.3
V
并且
R2R350Ω=50Ω

解得:
R2 = 2.7kΩ并且R3 = 4.3kΩ +3.3V供电
并且
R2 = 2.7kΩ并且R3 = 7.8kΩ +5.0V供电
PECL的输出共模电压需固定在(V
CC
-1.3V),在选
择直流偏置电阻(R1)时仅需该电阻能够提供14mA
到地的直流电流,这样
R1=(Vcc−1.3V)14mA
。在+3.3V供电时,R1 =
142Ω,+5.0V供电时,R1 = 270Ω。然而这种方式
给出的PECL输出交流负载阻抗低于50Ω。在实
际应用中,折中交流和直流的要求,+3.3V供电
时,R1可以从142Ω到200Ω之间选取,+5.0V供
电时,R1可以从270Ω到350Ω之间选取。
可以通过两种方式进一步改善PECL的终端匹
配:(1) 增加一个与耦合电容串联的电阻,使得
PECL驱动器端的等效交流阻抗接近50Ω;(2) 添
加一个与R1串联的电感,使交流阻抗受控于接收
器阻抗,与R1无关。
5.3 LVDS

LVDS
的连接

因为LVDS的输入具有片内端接,所以LVDS驱
动器与LVDS接收器间可以直接连接,如图12所
示。

LVDS LVDS
DRIVER RECEIVER


12. LVDS

LVDS
的连接



应用笔记HFA-1.0 (Rev. 1; 408)

6 LVDS、PECL、CML间的互连
在下面的讨论中,假设采用+3.3V PECL。
6.1 LVPECL

CML
的连接

LVPECL与CML之间的耦合方式可以是交流方
式,也可以是直流方式。
6.1.1
交流耦合

LVPECL驱动器到CML接收器的一种连接方式
就是交流耦合方式,如图13所示。在LVPECL
的两个输出端各加一个到地的直流偏置电阻,电
阻值选取范围为142Ω至200Ω。如果LVPECL
的差分输出信号摆幅大于CML的接收范围,可
以在信号通道上串一个25Ω的电阻,以提供0.67
倍的电压衰减。
R
25Ω
LVPECL
CML
DRIVER
RECEIVER
25Ω
R


13. LVPECL

CML
之间的交流耦合


Maxim Integrated Products
Page
8 of 14


6.1.2
直流耦合

在LVPECL到CML的直流耦合连接方式中需要
一个电平转换网络,以满足LVPECL输出与
CML输入的共模电压要求。该电平转换网络引
入的损耗必须要小,CML接收器输入端的信号
摆幅大于接收器的灵敏度要求。另外还要求自
LVPECL输出端看到的总阻抗近似为50Ω。下例
说明了LVPECL输出驱动MAX3875 CML输入
的情况,电平转换网络如图14所示。
+3.3V
R1
50Ω
A
R3
LVPECL
B
R2
MAX3875


14. LVPECL

CML
之间的电阻网络
(MAX3875)
必须满足以下条件:
V
A
=V
CC
−2.0V
=
R2

Vcc
R2
+
R1(R3
+
50
Ω
)

(1) [戴维宁开路等效电压]
Zin=R1R2(R3+50Ω)=50Ω

(2) [戴维宁等效电阻]
V
50
Ω⋅
(Vcc

1.3V)
B
=
V
CC

0.2V
=
Vcc

R3
+
(50
Ω+
R3)

(3) [假设 V
A
= V
PECL-CM
= (V
CC
-1.3V)]
Gain
=
50
(R3
+
50)

0.042

(4)
(注:假定LVPECL的最小差分输出摆幅为
1200mV,而MAX3875的输入灵敏度为50mV,
这样电阻网络的增益必须大于50mV1200mV =
0.042。)

应用笔记HFA-1.0 (Rev. 1; 408)

求解上面的方程组,我们得到R1 = 182Ω,R2 =
82.5Ω,R3 = 294Ω (标准1%阻值),V
A
= 1.35V,
V
B
= 3.11V,增益 = 0.147,Z
I
= 49Ω。把
LVPECL输出与MAX3875输入通过该网络连
接,实测得:V
A
= 2.0V,V
B
= 3.13V。
LVPECL到MAX3875的直流耦合结构如图15所
示。对于其它的CML输入,最小共模输入电压
和最小输入信号摆幅可能不同,读者可根据上面
的考虑计算所需的电阻值。
+3.3V
182
Ω
182
Ω
290
Ω
LVPECL
DRIVER
CML
RECEIVER
290
Ω
82
Ω
82
Ω


15. LVPECL

CML
之间的直流耦合
(MAX3875)


Maxim Integrated Products
Page
9 of 14





+3.3V
+3.3V
2.7k
Ω
2.7k
Ω
CML
DRIVER
82
Ω
82
Ω
CML
DRIVER
100
Ω
LVPECL
RECEIVER
LVPECL
RECEIVER
4.3k
Ω
4.3k
Ω
130
Ω
130
Ω
(a)
(b)

CML
DRIVER
100Ω
LVPECL
RECEIVER

(c) LVPECL带有片内高阻抗偏置电路

16. CML

LVPECL
之间的交流耦合


V
CC

+3.3V
R1
LVPECL
A
R1
R2
LVDS
LVPECL
DRIVER
R3
R2
B
LVDS
RECEIVER
R2
R3
50Ω
Virtual (AC)
Ground
R1
+3.3V
R3

(a) 单端等效电路 (b) LVPECL与LVDS的连接

17. LVPECL

LVDS
之间的直流耦合

应用笔记HFA-1.0 (Rev. 1; 408) Maxim Integrated Products
Page
10 of 14



6.2 CML

LVPECL
的连接

CML与LVPECL的连接需采用交流耦合(参见图
16)。
6.3 LVPECL

LVDS
的连接

6.3.1
直流耦合

LVPECL到LVDS的直流耦合结构需要一个电平
转换衰减网络,如图17所示。设计该网络时有
这样几点必须考虑:首先,当负载是50Ω接到
(V
CC
-2V)时,LVPECL的输出性能是最优的;然
后还要考虑该网络引入的衰减不应太大,
LVPECL输出信号经衰减后仍能落在LVDS的输
入有效输入范围内。注意LVDS的输入差分阻抗
为100Ω,或者每个单端到虚拟地为50Ω (图7所
示)。这对直流端接阻抗没有影响,但会影响交
流端接阻抗,这意味着交流阻抗与直流阻抗不
等。因此,需满足下面的方程组:
V
A
=
V
CC

2
V
=
V
R
2
+
R
3
CC

R1
+
R2
+
R3
(1)
R
AC
=R1(R2+(R350Ω)
=50Ω (2)
R
DC
=R1(R2+R3)≈50Ω
(3)
Gain
=
R350
Ω
R2
+
(R350
Ω
)

0.17
(4)
考虑V
CC
= +3.3V情况,解上面的方程组得到:
R1 = 182Ω,R2 = 47.5Ω,R3 = 47.5Ω,V
A
=
1.13V,R
AC
= 51.5Ω,R
DC
= 62.4Ω,增益 =
0.337。通过该终端网络连接LVPECL输出与
LVDS输入时,实测的共模电压V
A
= 2.1V,V
B
=
1.06V。假定LVPECL差分最小输出电压为
930mV,在LVDS的输入端可达到313mV,能
够满足LVDS输入灵敏度要求。另一方面,如果
LVPECL的最大输出为1.9V,LVDS的最大输入
电压则为640mV,同样可以满足LVDS输入指
标要求。



应用笔记HFA-1.0 (Rev. 1; 408)

6.3.2
交流耦合

LVPECL到LVDS的交流耦合结构如图18所
示,LVPECL的输出端到地需加直流偏置电阻
(142Ω到200Ω),同时信号通道上一定要串接
50Ω电阻,以衰减LVPECL输出信号,满足
LVDS输入的要求。LVDS的输入端到地需加
5.0kΩ电阻,以提供共模偏置。
R
5k
Ω
50
Ω
LVPECL
LVDS
DRIVER
50
Ω
RECEIVER
R
5k
Ω


18. LVPECL

LVDS
之间的交流耦合

6.4 LVDS

LVPECL
的连接

LVDS与LVPECL之间的直流和交流耦合需考虑
几点因素。
6.4.1
直流耦合

LVDS与LVPECL之间采用直流耦合结构时,需
要加一个电阻网络,如图19所示。该电阻网络
完成LVDS输出直流电平(1.2V)到LVPECL输入
电平(V
CC
-1.3V)的转换。由于LVDS的输出是以
地为参考,而LVPECL的输入是以V
CC
为参考,
这需要在构建电平转换网络时注意LVDS的输出
不会对供电电源的变化敏感;另一个问题是需要
在功耗和速度方面折中考虑,如果电阻值(R1、
R2、R3)取得较小,由电阻网络和LVPECL输入
寄生电容构成的时间常数较小,允许电路在更高
的速度下工作。但是,由于这些电阻上流过较大
的电流,使得总功耗增大。这时,LVDS的输出
性能容易受电源波动的影响。还有一个问题就是
要考虑阻抗匹配和网络衰减问题,电阻值可以通
过下面的方程导出。


Maxim Integrated Products
Page
11 of 14




V
A
=
Vcc

(
在V
CC
= +3.3V时,解上面的方程得:R1 =
374Ω,R2 = 249Ω,R3 = 402Ω,V
A
= 1.2V,V
B

= 2.0V,R
I
= 49Ω,增益 = 0.62。LVDS的最小
R
1
+
R
2
)=Vcc−1.3V
(2)
差分输出信号摆幅为500mV
P-P
,在上面结构中加
V
B
=
Vcc

(
R
1
+
R
2
+
R
3
到LVPECL输入端的信号摆幅变为310mV
P-P

该幅度可能低于PECL的输入标准,但对于绝大
R3

(R1
+
R2)
R
I
=
(
)62Ω=50Ω
(3)
多数Maxim公司的LVPECL输入电路来说,该
R3
+
(R1
+
R2)
信号幅度是足够的,原因是Maxim公司
LVPECL输入端有较高的增益。在实际应用中,
R3
Gain
=
(4)
读者可根据器件的实际性能作出自己的判断。
(1)
R
1
)=1.2V

R
1
+
R
2
+
R
3
(R2
+
R3)




+3.3V
R1
R3
R2
LVDS
DRIVER
124Ω
LVPECL
RECEIVER
R2
R1
R3
+3.3V


(a) LVDS 与LVPECL的连接

19. LVDS

LVPECL
之间的直流耦合



应用笔记HFA-1.0 (Rev. 1; 408)

+3.3V
R3
B

LVPECL
R2
LVDS
A

R1
1242
Virtual (AC)
Ground
(b) 单端等效电路
Maxim Integrated Products
Page
12 of 14



6.4.2
交流耦合

LVDS到LVPECL的交流耦合结构较为简单,图20给出了两个例子。
LVDS
DRIVER
100
Ω
LVPECL
RECEIVER

(a) LVPECL带有片内端接(MAX3885)
+3.3V
+3.3V
2.7kΩ2.7kΩ
82
Ω
82
Ω
LVDS
DRIVER
100Ω
LVPECL
RECEIVER
LVDS
DRIVER
LVPECL
RECEIVER
4.3kΩ
4.3kΩ
130Ω
130Ω

(b) LVPECL不含片内端接(MAX3867)

20. LVDS

LVPECL
之间的交流耦合



















应用笔记HFA-1.0 (Rev. 1; 408) Maxim Integrated Products
Page
13 of 14


6.5 CML

LVDS
间互连

CML与LVDS之间采用交流耦合方式连接(图
2
1)。注意,CML输出信号摆幅应该在LVDS输
入能够处理的范围以内。
如果LVDS驱动器需要驱动一个CML接收器,
可以采用图22所示的交流耦合方式。

5kΩ
CML
LVDS
DRIVER
RECEIVER
5kΩ


21. CML

LVDS
之间的交流耦合


LVDS
CML
DRIVER
RECEIVER


22. LVDS

CML
之间的交流耦合

应用笔记HFA-1.0 (Rev. 1; 408)

Maxim Integrated Products
Page
14 of 14


应用笔记:
HFA-1.0
Rev. 1; 408








LVDS

PECL

CML
介绍



[本应用笔记中的一些器件最初发布于
2000年7月3日1120期的Electronic Engineering Times]













Maxim Integrated Products


目录

1

2

引言....................................................................................................................................................................1

PECL接口.........................................................................................................................................................1

2.1

2.2

3

PECL输出结构..........................................................................................................................................1

PECL输入结构..........................................................................................................................................2

CML接口...........................................................................................................................................................3

3.1

3.2

CML输出结构...........................................................................................................................................3

CML输入结构...........................................................................................................................................3

4

LVDS接口.........................................................................................................................................................4

4.1

4.2

LVDS输出结构.........................................................................................................................................4

LVDS输入结构.........................................................................................................................................4

5

接口互连............................................................................................................................................................6

5.1

5.2

CML到CML的连接................................................................................................................................6

PECL到PECL的连接..............................................................................................................................6

直流耦合:驱动50Ω至(V
CC
-2V)的戴维宁等效电路....................................................................6

交流耦合............................................................................................................................................7

5.2.1

5.2.2

5.3

6

LVDS与LVDS的连接.............................................................................................................................8

LVDS、PECL、CML间的互连......................................................................................................................8

6.1

LVPECL到CML的连接..........................................................................................................................8

交流耦合............................................................................................................................................8

直流耦合............................................................................................................................................9

6.1.1

6.1.2

6.2

6.3

CML到LVPECL的连接........................................................................................................................11

LVPECL到LVDS的连接......................................................................................................................11

直流耦合..........................................................................................................................................11

交流耦合..........................................................................................................................................11

6.3.1

6.3.2

6.4

LVDS到LVPECL的连接......................................................................................................................11

直流耦合..........................................................................................................................................11

交流耦合..........................................................................................................................................13

6.4.1

6.4.2

6.5

CML和LVDS间互连............................................................................................................................14

应用笔记HFA-1.0 (Rev. 1; 408) Maxim Integrated Products
Page
ii


图目录

图 1. PECL输出结构.................................................................................................................................................1

图 2. PECL输入结构.................................................................................................................................................2

图 3. CML输出结构..................................................................................................................................................3

图 4. 直流耦合与交流耦合情况下,CML输出波形..............................................................................................3

图 5. CML输入电路配置..........................................................................................................................................3

图6. LVDS输出结构................................................................................................................................................4

图7. LVDS输入结构................................................................................................................................................4

图 8. CML到CML的连接.......................................................................................................................................6

图 9. 戴维宁等效变换...............................................................................................................................................6

图 10. PECL与PECL之间的直流耦合...................................................................................................................7

图 11. PECL与PECL之间的交流耦合...................................................................................................................7

图 12. LVDS与LVDS的连接..................................................................................................................................8

图 13. LVPECL与CML之间的交流耦合...............................................................................................................8

图 14. LVPECL与CML之间的电阻网络(MAX3875)...........................................................................................9

图 15. LVPECL与CML之间的直流耦合(MAX3875)...........................................................................................9

图 16. CML与LVPECL之间的交流耦合.............................................................................................................10

图 17. LVPECL与LVDS之间的直流耦合...........................................................................................................10

图 18. LVPECL与LVDS之间的交流耦合...........................................................................................................11

图 19. LVDS与LVPECL之间的直流耦合...........................................................................................................12

图 20. LVDS与LVPECL之间的交流耦合...........................................................................................................13

图 21. CML与LVDS之间的交流耦合.................................................................................................................14

图 22. LVDS与CML之间的交流耦合.................................................................................................................14

应用笔记HFA-1.0 (Rev. 1; 408) Maxim Integrated Products
Page
iii




LVDS、PECL和CML IO结构

1 引言
随着高速数据传输业务需求的增加,如何高质量
地解决高速IC芯片间的互连变得越来越重要。
低功耗及优异的噪声性能是有待解决的主要问
题。芯片间互连通常有三种接口:PECL (正射极
耦合逻辑)、LVDS (低压差分信号)、CML (电流
模式逻辑)。在设计高速数字系统时,人们常会
遇到不同接口标准芯片间的互连,为解决这一问
题,我们首先需要了解每一种接口标准的输入和
输出电路结构,由此可以知道如何进行偏置和终
端匹配。本文介绍了高速通信系统中PECL、
CML和LVDS之间相互连接的几种方法,并给
出了Maxim产品的应用范例。
小,这使得该逻辑更适合于高速数据的串行或并
行连接。PECL标准最初由Motorola公司提出,
经过很长一段时间才在电子工业领域推广开。
2.1 PECL
输出结构

PECL电路的输出结构如图1所示,包含一个差
分对管和一对射随器。输出射随器工作在正电源
范围内,其直流电流始终存在,这样有利于提高
开关速度,保持较快的关断时间。PECL输出的
适当端接是连接50Ω电阻至(V
CC
-2V)电平。在这
种端接条件下,OUT+与OUT-的典型值为(V
CC
-
1.3V),输出直流电流约为14mA。PECL结构的
输出阻抗很低,典型值约为(4-5)Ω,这表明它有
很强的驱动能力。但当负载与PECL的输出端之
间有一段传输线时,低阻抗造成的背向端接失配
将导致信号的高频失真。

2 PECL接口
由ECL标准发展而来,但在PECL电路中
使用的是正电源。PECL信号的摆幅相对ECL要
VCC

PECL
OUT+
OUT-
50Ω
50Ω
V
CC
-2.0V
PECL Termination

1. PECL
输出结构

应用笔记 HFA-1.0 (Rev. 1; 408) Maxim Integrated Products
Page
1 of 14



2.2 PECL
输入结构

PECL输入结构如图2所示,它是一个具有高输
入阻抗的差分对。该差分对共模输入电压需偏置
到(V
CC
-1.3V),这样允许的输入信号电平动态范
围最大。Maxim公司的高频通信产品有两种形式
的PECL输入结构:一种是片内带有偏置电路(如
MAX3885);另一种是片内不含偏置电路(如
MAX3867、MAX3675)。对于第二种情况,需要
外加直流偏置。
表I中给出了Maxim公司PECL输入和输出的具
体电气指标。

VCC
在+5.0V和+3.3V供电系统中,PECL接口均适
用,+3.3V供电系统中的PECL常被称作低压
PECL (LVPECL)。
在使用PECL电路时要注意加电源去耦电路,以
免受噪声的干扰,另外,PECL输出采用交流还
是直流耦合对负载网络的形式将会提出不同的要
求。


VCC
VCC-1.3V
1kΩ
1kΩ
I+
I+
I-
I-

(a) 片内带有高阻抗偏置电路 (b) 片内不含偏置电路

2. PECL
输入结构

表I. PECL输入和输出规格
参数
输出高压
输出低压
输入高压
输入低压

条件
T
A
= 0°C至+85°C
T
A
= –40°C
T
A
= 0°C至+85°C
T
A
= –40°C


最小值
V
CC
– 1.025
V
CC
– 1.085
V
CC
– 1.81
V
CC
– 1.83
V
CC
– 1.16
V
CC
– 1.81
典型值






最大值
V
CC
– 0.88
V
CC
– 0.88
V
CC
– 1.62
V
CC
– 1.55
V
CC
– 0.88
V
CC
– 1.48
单位
V
V
V
V
V
V
应用笔记 HFA-1.0 (Rev. 1; 408) Maxim Integrated Products
Page
2 of 14



3 CML接口
CML是所有高速数据接口形式中最简单的一
种,片内输入与输出端接减少了设置工作条件所
需的外围器件数量。CML输出所提供的信号摆
幅较小,从而功耗更低。此外,50Ω背向终端匹
配减小了背向反射,从而降低了高频失真。
OUT+
VCC
VCC-0.2V
VCC-0.4V
3.1 CML
输出结构

的输出电路形式是一个差分对管,该差分
对的集电极电阻为50Ω,如图3所示。输出信号
的高低电平切换是靠共发射极差分对管的开关控
制的。假定电流源的典型值为16mA,CML输出
负载为上拉至V
CC
的50Ω电阻,则单端CML输
出信号的摆幅为V
CC
至(V
CC
-0.4V)。在这种情况
下,CML差分输出信号摆幅典型值为800mV,
共模电压为(V
CC
-0.2V)。对同一个电流源来说,
若CML输出采用交流耦合至50Ω负载,这时的
直流阻抗由50Ω集电极电阻决定。CML输出共
模电压变为(V
CC
-0.4V),差分信号摆幅仍为
800mV
P-P
。在交流和直流耦合情况下输出波形如
图4所示。

CML
(a) DC-Coupled with 50
Ω
to VCC
OUT+
VCC-0.2V
VCC-0.4V
VCC-0.6V
(b) AC-Coupled to 50
Ω
termination

4.
直流耦合与交流耦合情况下,
CML
输出波


3.2 CML
输入结构

CML输入结构有几个重要特点,这也使它在高
速数据传输中成为常用的方式。如图5所示,
Maxim公司的CML输入结构的输入阻抗为
50Ω,易于端接。输入晶体管作为射随器,后面
驱动一个差分对放大器。
VCC
VCC
50Ω50Ω
OUT+
OUT-
50Ω50Ω
I+
16mA
I-

3.

CML
输出结构






5. CML
输入电路配置


应用笔记 HFA-1.0 (Rev. 1; 408) Maxim Integrated Products
Page
3 of 14



表II以MAX3831MAX3832为例列出了CML的输出和输入技术参数。
表II. CML输入和输出规格(负载 = 50Ω至V
CC
)
参数
差分输出电压
共模输出电压
单端输入电压范围
差分输入电压摆幅
条件 最小值 典型值 最大值 单位
640 800 1000 mV
p-p


V
IS


V
CC
– 0.6V
V
CC
-0.2 V
V
CC
+ 0.2VV
400 1200 mV
p-p

注:Maxim不同产品的CML输入灵敏度不同(如MAX3875、MAX3876)。

4 LVDS接口
LVDS用于低压差分信号点到点的传输,该方式
有若干优势,使其更具有吸引力。较小的信号摆
幅使得功耗较低,一般负载阻抗为100Ω的差分
线上的电流不超过4mA。这一特征使得LVDS
适合做并行数据传输。此外信号的电平很低,从
而使得该结构可以在2.5V的低电压下工作。
LVDS输入信号电压可以从0V到2.4V变化,单
端信号摆幅为400mV,这样允许输入共模电压从
0.2V到2.2V范围内变化,也就是说LVDS允许
驱动器和接收器两端地电势有±1V的落差。
VCC
OUT+
OUT-
4.1 LVDS
输出结构

Maxim公司LVDS输出结构在低功耗和高速方面
做了优化,电路如图6所示。电路差分输出阻抗
典型值为100Ω,表III列出了其它一些输出指
标。

4.2 LVDS
输入结构

LVDS输入结构如图7所示,I+与I-输入差分
阻抗为100Ω。为适应共模电压宽范围内的变
化,输入级还包括一个自适应电平转换电路,该
电路将共模电压设置为一固定值,该电路后面是
一个施密特触发器。施密特触发器的输入门限具
有滞回特性,触发器后级是差分放大器。






6. LVDS
输出结构


I+
50Ω
ADAPTIVE
LEVEL
SHIFTER
50Ω
I-
SCHIMITT
TRIGGER


7. LVDS
输入结构

应用笔记 HFA-1.0 (Rev. 1; 408) Maxim Integrated Products
Page
4 of 14


表III总结了Maxim公司LVDS输入与输出技术
指标(适用于MAX3831、MAX3832和MAX3890)。
表III. LVDS输入和输出规格
参数
输出高电压
输出低电压
差分输出电压
互补状态下的差分输出电压的
变化幅度
输出失调电压
互补状态下的输出失调电压的
变化幅度
差分输出阻抗
输出电流
输出电流
输入电压范围
差分输入电压
输入共模电流



V
i

⎜V
id



Δ⎜V
os

符号 条件 最小值 典型值 最大值 单位
1.475 V
V
OH

0.925 V
V
OL

⎜V
od

Δ⎜V
od

250 400 mV




短接在一起
短接至GD


1.125

80


0







25
1.275
25
120
12
40
mV
V
mV
Ω
mA
mA
2.4 V
mV 100

LVDS输入
V
OS
= 1.2V
350
μA
门限滞回
差分输入阻抗

70 mV
100 115
R
in
85
Ω
应用笔记HFA-1.0 (Rev. 1; 408) Maxim Integrated Products
Page
5 of 14



5 接口互连
5.1 CML

CML
的连接

如果接收器与发送器之间采用相同的V
CC
电源,
CML驱动器输出可以直流耦合到CML接收器输
入,无需额外的元件。如果接收器与发送器采用
不同的电源,系统需要用交流耦合方式。交流耦
合情况下,耦合电容应足够大,以避免信号包含
一长串相同数字时导致过大的低频衰减(参考应
用笔记HFA-1.1)。图8给出了CML与CML之
间的连接。
5.2 PECL

PECL
的连接

5.2.1
直流耦合:驱动
50Ω

(V
CC
-2V)
的戴维宁
等效电路

PECL输出设计成驱动50Ω负载至(V
CC
-2V)。由
于一般情况下无法向终端网络提供(V
CC
-2V)电
源,经常会用并联电阻,得到一个戴维宁等效电
路。图9给出了戴维宁变换的结果,50Ω至(V
CC
-
2V)的终端匹配要求满足:
(V
CC

2V)
=
V

R2

CC


R1
+
R2


并且
(
R1R2
)
=50Ω

解出R1、R2,可得:

R1
=
50

V
CC
(V
并且
R2=25⋅V
CC

CC

2V)











应用笔记HFA-1.0 (Rev. 1; 408)

CML CML
DRIVER RECEIVER
(a) CML与CML之间采用直流耦合

CML CML
DRIVER RECEIVER
(b) CML与CML之间采用交流耦合

8. CML

CML
的连接


PECLPECL
DRIVER RECEIVER
50
Ω
50
Ω
V
CC
- 2V



VCC
R1
R1
PECL PECL
DRIVER RECEIVER
R2
R2

9.
戴维宁等效变换

Maxim Integrated Products
Page
6 of 14


在3.3V供电时,电阻按5%的精度选取,R1为
130Ω,R2为82Ω。而在+5.0V供电时,R1为
82Ω,R2为130Ω。图10给出了+3.3V和+5.0V
供电时的戴维宁等效终端网络。

注:PECL输出配置为射极开路,没有背向终端
匹配(参见图1)。
5.2.2
交流耦合

PECL在交流耦合输出到50Ω的终端负载时,在
将PECL输出交流耦合至传输线之前,需要在
PECL输出端加一个对地直流偏置电阻,如图11
所示。
PECL的输入端接R2和R3的选择应考虑如下几
点:(1) PECL输入直流偏压应固定在(V
CC
-
1.3V);(2) 与传输线特性阻抗的匹配情况;(3)功
耗;(4) 外围器件。图11(a)的电路针对采用最少
的元件数进行了优化,这种情况下R2和R3的选
择应满足下面方程组:

R3

Vcc
R
2
+
R
3
=
Vcc

1.3
V
并且
R2R3≈50Ω

求解得到:
R2 = 82Ω并且R3 = 130Ω +3.3V供电
并且
R2 = 68Ω并且R3 = 180Ω +5.0V供电
V
CC
R1
R2R2
PECL
DRIVER
PECL
RECEIVER
R1
R3
R3
(a)


11.

PECL

PECL
之间的交流耦合

应用笔记HFA-1.0 (Rev. 1; 408)

+3.3V
130Ω130Ω
PECL PECL
DRIVER RECEIVER
82Ω
82Ω
(a) 3.3V供电
+5.0V
82Ω
82Ω
PECL PECL
DRIVER RECEIVER
130Ω130Ω
(b) 5.0V供电

10. PECL

PECL
之间的直流耦合

V
CC
R1
R2R2
PECL
DRIVER
100
Ω
PECL
RECEIVER
R1
R3
R3
(b)

Maxim Integrated Products
Page
7 of 14



图11(a)的缺点是由终端网络引起的功耗较大。如
果系统对于功耗要求较高,可以采用图11(b)所示
电路。这时,我们需要满足:
R3

Vcc
R
2
+
R
3
=
Vcc

1.3
V
并且
R2R350Ω=50Ω

解得:
R2 = 2.7kΩ并且R3 = 4.3kΩ +3.3V供电
并且
R2 = 2.7kΩ并且R3 = 7.8kΩ +5.0V供电
PECL的输出共模电压需固定在(V
CC
-1.3V),在选
择直流偏置电阻(R1)时仅需该电阻能够提供14mA
到地的直流电流,这样
R1=(Vcc−1.3V)14mA
。在+3.3V供电时,R1 =
142Ω,+5.0V供电时,R1 = 270Ω。然而这种方式
给出的PECL输出交流负载阻抗低于50Ω。在实
际应用中,折中交流和直流的要求,+3.3V供电
时,R1可以从142Ω到200Ω之间选取,+5.0V供
电时,R1可以从270Ω到350Ω之间选取。
可以通过两种方式进一步改善PECL的终端匹
配:(1) 增加一个与耦合电容串联的电阻,使得
PECL驱动器端的等效交流阻抗接近50Ω;(2) 添
加一个与R1串联的电感,使交流阻抗受控于接收
器阻抗,与R1无关。
5.3 LVDS

LVDS
的连接

因为LVDS的输入具有片内端接,所以LVDS驱
动器与LVDS接收器间可以直接连接,如图12所
示。

LVDS LVDS
DRIVER RECEIVER


12. LVDS

LVDS
的连接



应用笔记HFA-1.0 (Rev. 1; 408)

6 LVDS、PECL、CML间的互连
在下面的讨论中,假设采用+3.3V PECL。
6.1 LVPECL

CML
的连接

LVPECL与CML之间的耦合方式可以是交流方
式,也可以是直流方式。
6.1.1
交流耦合

LVPECL驱动器到CML接收器的一种连接方式
就是交流耦合方式,如图13所示。在LVPECL
的两个输出端各加一个到地的直流偏置电阻,电
阻值选取范围为142Ω至200Ω。如果LVPECL
的差分输出信号摆幅大于CML的接收范围,可
以在信号通道上串一个25Ω的电阻,以提供0.67
倍的电压衰减。
R
25Ω
LVPECL
CML
DRIVER
RECEIVER
25Ω
R


13. LVPECL

CML
之间的交流耦合


Maxim Integrated Products
Page
8 of 14


6.1.2
直流耦合

在LVPECL到CML的直流耦合连接方式中需要
一个电平转换网络,以满足LVPECL输出与
CML输入的共模电压要求。该电平转换网络引
入的损耗必须要小,CML接收器输入端的信号
摆幅大于接收器的灵敏度要求。另外还要求自
LVPECL输出端看到的总阻抗近似为50Ω。下例
说明了LVPECL输出驱动MAX3875 CML输入
的情况,电平转换网络如图14所示。
+3.3V
R1
50Ω
A
R3
LVPECL
B
R2
MAX3875


14. LVPECL

CML
之间的电阻网络
(MAX3875)
必须满足以下条件:
V
A
=V
CC
−2.0V
=
R2

Vcc
R2
+
R1(R3
+
50
Ω
)

(1) [戴维宁开路等效电压]
Zin=R1R2(R3+50Ω)=50Ω

(2) [戴维宁等效电阻]
V
50
Ω⋅
(Vcc

1.3V)
B
=
V
CC

0.2V
=
Vcc

R3
+
(50
Ω+
R3)

(3) [假设 V
A
= V
PECL-CM
= (V
CC
-1.3V)]
Gain
=
50
(R3
+
50)

0.042

(4)
(注:假定LVPECL的最小差分输出摆幅为
1200mV,而MAX3875的输入灵敏度为50mV,
这样电阻网络的增益必须大于50mV1200mV =
0.042。)

应用笔记HFA-1.0 (Rev. 1; 408)

求解上面的方程组,我们得到R1 = 182Ω,R2 =
82.5Ω,R3 = 294Ω (标准1%阻值),V
A
= 1.35V,
V
B
= 3.11V,增益 = 0.147,Z
I
= 49Ω。把
LVPECL输出与MAX3875输入通过该网络连
接,实测得:V
A
= 2.0V,V
B
= 3.13V。
LVPECL到MAX3875的直流耦合结构如图15所
示。对于其它的CML输入,最小共模输入电压
和最小输入信号摆幅可能不同,读者可根据上面
的考虑计算所需的电阻值。
+3.3V
182
Ω
182
Ω
290
Ω
LVPECL
DRIVER
CML
RECEIVER
290
Ω
82
Ω
82
Ω


15. LVPECL

CML
之间的直流耦合
(MAX3875)


Maxim Integrated Products
Page
9 of 14





+3.3V
+3.3V
2.7k
Ω
2.7k
Ω
CML
DRIVER
82
Ω
82
Ω
CML
DRIVER
100
Ω
LVPECL
RECEIVER
LVPECL
RECEIVER
4.3k
Ω
4.3k
Ω
130
Ω
130
Ω
(a)
(b)

CML
DRIVER
100Ω
LVPECL
RECEIVER

(c) LVPECL带有片内高阻抗偏置电路

16. CML

LVPECL
之间的交流耦合


V
CC

+3.3V
R1
LVPECL
A
R1
R2
LVDS
LVPECL
DRIVER
R3
R2
B
LVDS
RECEIVER
R2
R3
50Ω
Virtual (AC)
Ground
R1
+3.3V
R3

(a) 单端等效电路 (b) LVPECL与LVDS的连接

17. LVPECL

LVDS
之间的直流耦合

应用笔记HFA-1.0 (Rev. 1; 408) Maxim Integrated Products
Page
10 of 14



6.2 CML

LVPECL
的连接

CML与LVPECL的连接需采用交流耦合(参见图
16)。
6.3 LVPECL

LVDS
的连接

6.3.1
直流耦合

LVPECL到LVDS的直流耦合结构需要一个电平
转换衰减网络,如图17所示。设计该网络时有
这样几点必须考虑:首先,当负载是50Ω接到
(V
CC
-2V)时,LVPECL的输出性能是最优的;然
后还要考虑该网络引入的衰减不应太大,
LVPECL输出信号经衰减后仍能落在LVDS的输
入有效输入范围内。注意LVDS的输入差分阻抗
为100Ω,或者每个单端到虚拟地为50Ω (图7所
示)。这对直流端接阻抗没有影响,但会影响交
流端接阻抗,这意味着交流阻抗与直流阻抗不
等。因此,需满足下面的方程组:
V
A
=
V
CC

2
V
=
V
R
2
+
R
3
CC

R1
+
R2
+
R3
(1)
R
AC
=R1(R2+(R350Ω)
=50Ω (2)
R
DC
=R1(R2+R3)≈50Ω
(3)
Gain
=
R350
Ω
R2
+
(R350
Ω
)

0.17
(4)
考虑V
CC
= +3.3V情况,解上面的方程组得到:
R1 = 182Ω,R2 = 47.5Ω,R3 = 47.5Ω,V
A
=
1.13V,R
AC
= 51.5Ω,R
DC
= 62.4Ω,增益 =
0.337。通过该终端网络连接LVPECL输出与
LVDS输入时,实测的共模电压V
A
= 2.1V,V
B
=
1.06V。假定LVPECL差分最小输出电压为
930mV,在LVDS的输入端可达到313mV,能
够满足LVDS输入灵敏度要求。另一方面,如果
LVPECL的最大输出为1.9V,LVDS的最大输入
电压则为640mV,同样可以满足LVDS输入指
标要求。



应用笔记HFA-1.0 (Rev. 1; 408)

6.3.2
交流耦合

LVPECL到LVDS的交流耦合结构如图18所
示,LVPECL的输出端到地需加直流偏置电阻
(142Ω到200Ω),同时信号通道上一定要串接
50Ω电阻,以衰减LVPECL输出信号,满足
LVDS输入的要求。LVDS的输入端到地需加
5.0kΩ电阻,以提供共模偏置。
R
5k
Ω
50
Ω
LVPECL
LVDS
DRIVER
50
Ω
RECEIVER
R
5k
Ω


18. LVPECL

LVDS
之间的交流耦合

6.4 LVDS

LVPECL
的连接

LVDS与LVPECL之间的直流和交流耦合需考虑
几点因素。
6.4.1
直流耦合

LVDS与LVPECL之间采用直流耦合结构时,需
要加一个电阻网络,如图19所示。该电阻网络
完成LVDS输出直流电平(1.2V)到LVPECL输入
电平(V
CC
-1.3V)的转换。由于LVDS的输出是以
地为参考,而LVPECL的输入是以V
CC
为参考,
这需要在构建电平转换网络时注意LVDS的输出
不会对供电电源的变化敏感;另一个问题是需要
在功耗和速度方面折中考虑,如果电阻值(R1、
R2、R3)取得较小,由电阻网络和LVPECL输入
寄生电容构成的时间常数较小,允许电路在更高
的速度下工作。但是,由于这些电阻上流过较大
的电流,使得总功耗增大。这时,LVDS的输出
性能容易受电源波动的影响。还有一个问题就是
要考虑阻抗匹配和网络衰减问题,电阻值可以通
过下面的方程导出。


Maxim Integrated Products
Page
11 of 14




V
A
=
Vcc

(
在V
CC
= +3.3V时,解上面的方程得:R1 =
374Ω,R2 = 249Ω,R3 = 402Ω,V
A
= 1.2V,V
B

= 2.0V,R
I
= 49Ω,增益 = 0.62。LVDS的最小
R
1
+
R
2
)=Vcc−1.3V
(2)
差分输出信号摆幅为500mV
P-P
,在上面结构中加
V
B
=
Vcc

(
R
1
+
R
2
+
R
3
到LVPECL输入端的信号摆幅变为310mV
P-P

该幅度可能低于PECL的输入标准,但对于绝大
R3

(R1
+
R2)
R
I
=
(
)62Ω=50Ω
(3)
多数Maxim公司的LVPECL输入电路来说,该
R3
+
(R1
+
R2)
信号幅度是足够的,原因是Maxim公司
LVPECL输入端有较高的增益。在实际应用中,
R3
Gain
=
(4)
读者可根据器件的实际性能作出自己的判断。
(1)
R
1
)=1.2V

R
1
+
R
2
+
R
3
(R2
+
R3)




+3.3V
R1
R3
R2
LVDS
DRIVER
124Ω
LVPECL
RECEIVER
R2
R1
R3
+3.3V


(a) LVDS 与LVPECL的连接

19. LVDS

LVPECL
之间的直流耦合



应用笔记HFA-1.0 (Rev. 1; 408)

+3.3V
R3
B

LVPECL
R2
LVDS
A

R1
1242
Virtual (AC)
Ground
(b) 单端等效电路
Maxim Integrated Products
Page
12 of 14



6.4.2
交流耦合

LVDS到LVPECL的交流耦合结构较为简单,图20给出了两个例子。
LVDS
DRIVER
100
Ω
LVPECL
RECEIVER

(a) LVPECL带有片内端接(MAX3885)
+3.3V
+3.3V
2.7kΩ2.7kΩ
82
Ω
82
Ω
LVDS
DRIVER
100Ω
LVPECL
RECEIVER
LVDS
DRIVER
LVPECL
RECEIVER
4.3kΩ
4.3kΩ
130Ω
130Ω

(b) LVPECL不含片内端接(MAX3867)

20. LVDS

LVPECL
之间的交流耦合



















应用笔记HFA-1.0 (Rev. 1; 408) Maxim Integrated Products
Page
13 of 14


6.5 CML

LVDS
间互连

CML与LVDS之间采用交流耦合方式连接(图
2
1)。注意,CML输出信号摆幅应该在LVDS输
入能够处理的范围以内。
如果LVDS驱动器需要驱动一个CML接收器,
可以采用图22所示的交流耦合方式。

5kΩ
CML
LVDS
DRIVER
RECEIVER
5kΩ


21. CML

LVDS
之间的交流耦合


LVDS
CML
DRIVER
RECEIVER


22. LVDS

CML
之间的交流耦合

应用笔记HFA-1.0 (Rev. 1; 408)

Maxim Integrated Products
Page
14 of 14

-

LVPECL端接技术

发布时间:2022-03-29 21:31:56
文章版权声明:除非注明,否则均为IT技术网-学习WEB前端开发等IT技术的网络平台原创文章,转载或复制请以超链接形式并注明出处。

发表评论

评论列表 (有 8 条评论,582人围观)
超pp连连看V铁粉20 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
在选择直流偏置电阻(R1)时仅需该电阻能够提供14mA到地的直流电流
男朋友出轨之后V铁粉19 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
折中交流和直流的要求
程丹彤V铁粉9 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
如果LVDS驱动器需要驱动一个CML接收器
小米开发版V铁粉13 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
图20给出了两个例子
陈莉莉V铁粉16 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
低功耗及优异的噪声性能是有待解决的主要问题
蚌埠美食V铁粉28 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
在LVPECL的两个输出端各加一个到地的直流偏置电阻
coreosV铁粉3 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
5kΩCML LVDSDRIVER RECEIVER5kΩ 图 21. CML与LVDS之间的交流耦合 LVDS CMLDRIVER RECEIVER 图 22. LVDS与CML之间的交流耦合 应用笔记HFA-1.0 (Rev. 1; 408) Maxim Integrated Products Page 14 of 14 应用笔记

最近发表

随便看看

热门文章

标签列表