Xilinx FPGA伴你玩转USB3.0与LVDS 第1章 FPGA、USB与LVDS 概述

文章描述:-2022年3月29日发(作者:邱德根)目录 第1章 FPGA、USB与LVDS概述 ..................................................................................................... 2 1.1 FPGA发展概述 ........................................

-

Xilinx FPGA伴你玩转USB3.0与LVDS  第1章 FPGA、USB与LVDS 概述2022年3月29日发(作者:邱德根)


目录
第1章 FPGA、USB与LVDS概述 ..................................................................................................... 2
1.1 FPGA发展概述 ................................................................................................................... 2
1.2 FPGA的优势 ....................................................................................................................... 4
1.3 FPGA应用领域 ................................................................................................................... 5
1.4 FPGA开发流程 ................................................................................................................... 6
1.5 USB接口概述 ..................................................................................................................... 9
1.6 LVDS接口概述 ................................................................................................................. 12



本章导读
本章从FPGA的一些基本概念入手,将ASIC、ASSP、ARM、DSP与FPGA同台比对,同时
也论及FPGA开发语言及主要厂商;接着对FPGA技术在嵌入式应用中的优势和局限性进行讨
论;另外,我们也将论述FPGA的应用领域和开发流程;最后,对于USB3.0和LVDS接口我
们也会做一些基础的介绍。总而言之,本章不会给你很高深的理论知识,我们力图以浅显易
懂的语言和描述让读者你搞清楚本书随后章节将要接触到的“高大上”的FPGA、USB3.0和
LVDS技术。


1


第1章 FPGA、USB与LVDS概述
1.1 FPGA发展概述
上世纪60年代中期,TI公司设计制造了各式各样的实现基本逻辑门电路功能的芯片,
相信今天很多的工程师仍然很熟悉这些主要面对军工应用的54XX和商业应用的74XX芯片。
据说早期的工程师甚至能够单凭着这些芯片架构出一颗简单CPU的功能。还真别小瞧这些
基本逻辑门电路,话说万丈高楼平地起,如果说今天在嵌入式领域呼风唤雨的各种功能强大
的ARM7、ARM9、DSP是万丈高楼,那么称这些基本的逻辑门电路为一砖一瓦倒是一点也
不为过。
从1971年Intel公司的第一颗4位微处理器Intel 4004到上世纪80年代初被奉为经典的
8051单片机,再到今天各大嵌入式处理器厂商竞相使用的由ARM公司推出的各种Cortex
内核,嵌入式处理器的发展不可不说是翻天覆地。不过话又说回来,如果深入处理器的底层
结构,你会发现他们最本质的东西并没有太大的改变。而处理器再强大,一颗芯片尽可以将
各种外设嵌入其中,但对于任何一颗已经批量出货的芯片而言,它的功能是固定的,若想在
既有外设功能的基础上有任何的扩展,或许不是遇到电气特性不支持就是遇到IO太少的尴
尬,而这些问题也就催生了可编程逻辑器件的诞生。今天的CPU周围已很难看见54或74
字样的ASIC了,取而代之的可能是管脚密集的CPLD或FPGA。的确,在系统的可扩展性和
灵活性方面,FPGACPLD有着得天独厚的优势。当然了,今天动辄上百万门的FPGA器件可
不是为干这点活而制造的,它更多的被应用到了通信、数据采集、网络等对数据传输速度和
吞吐量有更高要求的场合。
今天大家熟知的FPGACPLD也不是一开始就有的,第一款可编程逻辑器件(PLD)最初
是在1970年以PROM的形式进入人们的视野,这种PROM结构的可编程逻辑器件可以实现
简单的逻辑功能,很容易便可替代当时流行的54或74系列逻辑门电路。
受限于PROM的结构,第一款可编程逻辑器件输入相对较少。因此,可编程逻辑阵列
(PAL)便孕育而生,PAL由一个可编程的“与”平面和一个固定的“或”平面构成,或门
的输出可以通过触发器有选择地被置为寄存状态。PAL器件是现场可编程的,它的实现工艺
有反熔丝技术、EPROM技术和EEPROM技术。PAL的问题在于其实现方式使得信号通过可编
程连线的时间相对较长。在PAL的基础上,又发展了一种通用阵列逻辑GAL,它要比PAL速
度快许多,它采用了EEPROM工艺,实现了电可擦除、电可改写,其输出结构是可编程的逻
2


辑宏单元,因而它的设计具有很强的灵活性,至今仍有许多人使用。
这些早期的PLD器件的一个共同特点是可以实现速度特性较好的逻辑功能,但其过于简
单的结构也使它们只能实现规模较小的电路。电子领域的发展趋势总是朝着速度更快、功能
更强、体积更小、成本更廉价的方向迈进。复杂可编程逻辑器件(CPLD)的诞生也就顺理
成章了。Altera公司于1984年发明了基于CMOS和EPROM技术相结合的CPLD。CPLD可实
现的逻辑功能相比PAL和GAL有了大幅度的提升,已经可以胜任设计中复杂性较高、速度
也较快的逻辑功能,尤其在接口转换、总线控制和扩展方面有着较多的应用。经过几十年的
发展,今天的CPLD功能和性能也得到了进一步的提升,其基本结构由可编程IO单元、基本
逻辑单元、布线池以及其他相关辅助功能块组成。Altera、Xilinx和Lattice是主要的CPLD供
应商。
其实无论是前面提到的PAL、GAL或是CPLD,要实现大规模的复杂逻辑电路都显得无能
为力。而ASIC的设计耗时又费钱,而且功能固定,在流片后很难随意更改。鉴于此,Xilinx
创始人之一Ross Freeman发明了现场可编程门阵列(FPGA),Freeman先生发明的FPGA是
一块全部由“开放式门”组成的计算机芯片。采用该芯片,工程师可以根据需要进行灵活编
程,添加各种新功能,以满足不断发展的协议标准或规范,工程师们甚至可以在设计的最后
阶段对它进行修改和升级。Freeman先生当时就推测低成本、高灵活性的FPGA将成为各种
应用中定制芯片的替代品。也正是由于此项伟大的发明,让Freeman先生于2009年荣登美
国发明家名人堂。
二十多年后的今天,伴随着制造工艺的不断进步,FPGA在深亚微米甚至深亚纳米时代
一直走在了创新第一线。如今的FPGA器件,其组成不仅限于基本的可编程IO单元、可编
程逻辑单元、丰富的布线资源,而且还拥有灵活的时钟管理单元、嵌入式块RAM以及各种
通用的内嵌功能单元,很多器件还顺应市场需求内嵌专用的硬件模块。近些年来,可编程器
件的龙头老大Xilinx和Altera更是相继推出了硬核CPU+FPGA的产品,此举大有单芯片横扫
千军的架势。
电子行业在继续挑战摩尔定律的征程中,无论是可编程器件继续大放光彩,还是ASIC
能够重获新生。可编程器件,尤其是FPGACPLD的发明和大量应用已经足够让我们竖然起
敬。相信对于很多即将或者已经走上电子硬件设计的同仁们,对可编程器件的了解、熟悉甚
至精通是提升自身技术能力的基本技能之一。

3


1.2 FPGA的优势
若要准确评估FPGA技术能否满足开发产品的功能、性能以及其它各方面的需求,深入
理解FPGA技术是至关重要的。在产品的整个生命周期中,如果产品功能必须进行较大的升
级或变更,那么使用FPGA技术来实现就会有很大的优势。
在考虑是否使用FPGA技术来实现目标产品时,我们需要重点从以下几个方面进行评估。
● 可升级性——产生在设计过程中,甚至将来产品发布后,是否有较大的功能升级需
求?是否应该选择具有易于更换的同等级、不同规模的FPGA器件?
● 开发周期——产品开发周期是否非常紧迫?若使用FPGA开发,是否比其他方案具
有更高的开发难度,能否面对必须在最短的时间内开发出产品的挑战?
● 产品性能——产品的数据速率、吞吐量或处理能力上是否有特殊要求?是否应该选
择性能更好或速度等级更快的FPGA器件?
● 实现成本——是否有基于其它ASIC、ARM或DSP的方案,能够以更低的成本实现设
计?FPGA开发所需的工具、技术支持、培训等额外的成本有哪些?通过开发可复用
的设计,是否可以将开发成本分摊到多个项目中?是否有已经实现的参考设计或者
IP核可供使用?
● 可用性——器件的性能和尺寸的实现,是否可以赶上量产?是否有固定功能的器件
可以代替?在产品及其衍生品的开发过程中,是否实现了固定功能?
● 其它限制因素——产品是否要求低功耗设计?电路板面积是否大大受限?工程实
现中是否还有其它的特殊限制?
基于以上的这些考虑因素,我们可以从如下三大方面总结出在产品的开发或产品的生命
周期中,使用FPGA技术实现所能够带来的潜在优势。
● 灵活性:
可重编程,可定制。
易于维护,方便移植、升级或扩展。
降低RE成本,加速产品上市时间。
支持丰富的外设接口,可根据需求配置。
● 并行性
更快的速度、更高的带宽。
满足实时处理的要求。
● 集成性
更多的接口和协议支持。
可将各种端接匹配元件整合到器件内部,有效降低BOM成本。
4


单片解决方案,可以替代很多数字芯片。
减少板级走线,有效降低布局布线难度。
当然了,在很多情况下,FPGA不是万能的。FPGA技术也存在着一些固有的局限性。从
以下这些方面看,选择FPGA技术来实现产品的开发设计有时并不是明智的决定。
● 在某些性能上,FPGA可能比不上专用芯片;或者至少在稳定性方面,FPGA可能要
逊一些。
● 如果设计不需要太多的灵活性,FPGA的灵活性反而是一种浪费,会潜在的增加产品
的成本。
● 相比特定功能、应用集中的ASIC,使用FPGA实现相同功能可能产生更高的功耗。
● 在FPGA中除了实现专用标准器件(ASSP)所具有的复杂功能,还得添加一些额外
的功能,实属一大挑战。FPGA的设计复杂性和难度可能会给产品的开发带来一场噩
梦。

1.3 FPGA应用领域
FPGA目前虽然还受制于较高的开发门槛以及器件本身昂贵的价格,应用的普及率上和
ARM、DSP还是有一定的差距,但是在非常多的应用场合,工程师们还是会别无选择的使用
它。FPGA所固有的灵活性和并行性是其他芯片所不具备的,所以它的应用领域涵盖得很广。
从技术角度来看,主要是有以下需求的应用场合:
● 逻辑粘合,如一些嵌入式处理常常需要地址或外设扩展,CPLD器件尤其适合。已经
少有项目会选择一颗FPGA器件专门用于逻辑粘合的应用,但是在已经使用的FPGA
器件中顺便做些逻辑粘合的工作倒是非常普遍。
● 实时控制,如液晶屏或电机等设备的驱动控制,此类应用也以CPLD或低端FPGA为
主。
● 高速信号采集和处理,如高速AD前端或图像前端的采集和预处理,近年来持续升
温的机器视觉应用也几乎是无一例外的都使用了FPGA器件。
● 协议实现,如更新较快的各种有线和无线通信标准、广播视频及其编解码算法、各
种加密算法等,使用FPGA比ASIC更有竞争力。
● 各种原型验证系统,由于工艺的提升,流片成本也不断攀升,而在流片前使用FPGA
做前期的验证已成为非常流行的做法。
● 片上系统,如Altera公司的Soc FPGA和Xilinx公司的Zynq,这类FPGA器件,既
有成熟的ARM硬核处理器,又有丰富的FPGA资源,大有单芯片一统天下的架势。
5



图1.1 FPGA应用精彩纷呈
当然了,若从具体的应用领域来看,FPGA在电信、无线通信、有线通信、消费电子产
品、视频和图像处理、车载、航空航天和国防、ASIC原型开发、测试测量、存储、数据安
全、医疗电子、高性能计算以及各种定制设计中都有涉猎。总而言之,FPGA所诞生并发展
的时代是一个好时代,与身俱来的一些特性也注定了它将会在这个时代的大舞台上大放光
彩。

1.4 FPGA开发流程
如图1.2所示,这是一个基于FPGA开发工具的开发流程图。当然了,在此之前,从FPGA
项目的提上议程开始,设计者需要进行FPGA功能的需求分析,然后进行模块的划分,比较
复杂和庞大的设计,则会通过模块划分把工作交给一个团队的多人协作完成。各个模块的具
体任务和功能划分完毕(通常各个模块间的通信和接口方式也同时被确定),则可以着手进
行详细设计,其各个步骤基本就如同我们图1.2所示的流程图,包括设计输入、设计综合、
约束输入、设计实现、分析实现结果(查看工具给出的各种报告结果)。为了保证设计达到
预期要求,设计仿真以及设计优化则穿插其间。在EDA工具上验证无误后,则可以生成下载
配置文件烧录到实际器件中进行板级的调试工作。从图中的箭头示意不难看出,设计的迭代
性是FPGA开发过程中的一个重要特点,这就要求设计者从一开始就要非常认真细致,否则
后续的很多工作量可能就是不断的返工。
6



图1.2 FPGA开发流程
基于Xilinx的Vivado开发工具,我们对以上开发流程所涉及的各个步骤做简要的说明。
设计输入
设计输入阶段,设计者需要创建FPGA工程,并且创建或添加设计源文件到工程中。FPGA
工程包含了各种不同类型的源文件和设计模块,比如HDL文件、EDIF或GC网表文件、原
理图、IP核模块、嵌入式处理器以及数字信号处理器模块等。
设计综合
设计综合阶段,FPGA开发工具的综合引擎将编译整个设计,并将HDL源文件转译为特
定结构的设计网表。Vivado设计工具内置Synthesis综合功能,也支持第三方综合工具,
如Synplify, Synplify Pro和Precision等软件工具的使用。

设计仿真
在整个开发过程的任意时刻,设计者都可以使用仿真工具对FPGA工程进行功能验证,
比如Vivado内置的仿真器或者第三方工具ModelSim仿真器。
约束输入
7


约束输入阶段,设计者可以指定时序、布局布线或者其它的设计要求。Vivado工具支
持专用的编辑器实现时序约束、IO引脚约束和布局布线约束。
设计实现
设计综合之后,接着就需要设计实现,将逻辑设计进一步转译为可以被下载烧录到目标
FPGA器件中的特定物理文件格式。使用Vivado的工程导航窗口中支持的目标和策略设置属
性,可以控制设计实现以及结果优化。为了更快的达到设计目标,可以使用SmartXplorer
进行不同的处理策略实现,达到多次的自动实现处理以完成设计目标。
分析实现结果
完成设计实现后,必须对设计约束、器件资源占用率、实现结果以及功耗等设计性能进
行分析。既可以查看静态报告,也可以使用Vivado中内置的工具动态的查看设计综合实现
的结果。对于时序结果和功耗结果,Vivado内置工具中都可以进行查看。此外,在系统调
试时也可以使用在线逻辑ILA。
设计优化

基于对设计结果的分析,设计者可以对设计源文件、编译属性或设计约束进行修改,然
后重新综合、实现以达到设计最优化。

板级调试
在生成下载配置文件后,设计者便可以对FPGA器件进行调试。在此过程中,既可以实
现下载配置文件的快速在线烧录进行实时调试验证,也可以实现产品固化烧录使其可以离线
运行。

当然了,对于没有实际工程经验的初学者而言,这个流程图可能不是那么容易理解。不
过没有关系,我们会简化这个过程,从实际操作角度,以一个比较简化的顺序的方式来理解
这个流程。如图1.3所示,从大的方面来看,FPGA开发流程不过是三个阶段,第一个阶段
是概念阶段,或者也可以称之为架构阶段,这个阶段的任务是项目前期的立项准备,如需求
的定义和分析、各个设计模块的划分;第二个阶段是设计实现阶段,这个阶段包括编写RTL
代码、并对其进行初步的功能验证、逻辑综合和布局布线、时序验证,这一阶段是详细设计
阶段;第三个阶段是FPGA器件实现,除了器件烧录和板级调试外,其实这个阶段也应该包
括第二个阶段的布局布线和时序验证,因为这两个步骤都是和FPGA器件紧密相关的。我们
这么粗略的三个阶段划分并没有把FPGA整个设计流程完全的孤立开来,恰恰相反,从我们
的阶段划分中,我们也看到FPGA设计的各个环节是紧密衔接、相互影响的。
8



图1.3 简化的FPGA开发流程

1.5 USB接口概述
USB发展史
可以这么说,如今PC所到之处,必有USB接口如影相随。和所有的技术一样,USB也
随着时间的推移而慢慢演变。在问世的20多年里中,USB的速度不断的提示,并且衍生出
了许多不同的接口和线缆。
9


对于90年代就开始折腾电脑的玩家而言,如图1.4所示,这样“粗犷”的大块头接口
一定不陌生。而USB所取代的,这是这些大家伙当年所做的事——PC与外部设备的数据传
输。

图1.4 串口和并口
在90年代末,计算机开始集成了USB接口,通常都在机身背部——这是USB 1.1的接
口,最高速度可达12Mbps。电脑周边外设的厂商们一开始并不看好并使用USB接口,但随
着鼠标、键盘、打印机开始使用USB接口,其他厂商也纷纷将其作为主要接口。
当USB 2.0开始登上历史舞台之后,有更多的东西开始被替换掉。软盘,设置光盘媒介
也都开始退居次席。USB 2.0让连接外设变得可行——比如Wi-Fi适配器、光驱和以太网接
口等等——这些之前都是需要安装到机身内部的。最高480Mbps的传输速度让这一切都成为
可能,在这一时期,USB接口开始彻底淘汰掉了台式机和笔记本身上的那些老接口。
随后的USB 3.0将文件传输速度提高到了5Gbps,这也使得上面提到的这些用途变得更
加实用——系统备份和传输大型视频文件所用的时间越来越少,802.11ac或千兆以太网适
配器的瓶颈也得到了解除。从USB 3.0外置硬盘和U盘上运行操作系统变得很平常,在故障
排除或恢复数据时,这样的运行方式更显实用。

USB3.0概述
USB 2.0已经得到了PC厂商普遍认可,接口更成为了硬件厂商的必备接口。USB2.0的
最大传输带宽为480Mbps(即60MBs),而近年来发布的USB3.0的最大传输带宽则高达
5.0Gbps(500MBs)。由于USB3.0提供了极大的传输速率提升,显而易见,它将逐渐替代
10


USB2.0成为目前主流PC的标准配备,而放眼望去,最新的PC机型也的确都配备上了USB3.0
的接口。
不过,请注意5Gbps的带宽并不是5Gbs除以8得到的625MBs而是采用与SATA相同
的10 bit传输模式(在USB2.0的基础上新增了一对纠错码),因此其全速只有500MBs。
此外,还需要提醒大家注意这是理论传输值,如果几台设备共用一个USB通道,主控制芯片
会对每台设备可支配的带宽进行分配、控制。如果单一的设备占用USB接口所有带宽的话,
就会给其他设备的使用带来困难。换句话说,应该没有哪个USB设备能够达到理论的最大传
输速率500MBs。
USB3.0引入全双工数据传输。5根线路中2根用来发送数据,另2根用来接收数据,还
有1根是地线。也就是说,USB 3.0可以同步全速地进行读写操作。以前的USB版本并不支
持全双工数据传输。
从USB3.0的官方spec上截图如图1.10所示,这里多出的两组差分对便是USB3.0速度
提升的“秘密武器”。

图1.5 USB3.0接口定义

连接器接口来看,如图1.6所示,Micro-B接口是很典型的例子。USB3.0的Micro-B
端子要明显大于USB2.0的端子,但是USB3.0的端子却能够兼容USB2.0的端子,所有类型
的USB3.0连接器都是向下兼容的。
11



图1.6 USB3.0 Micro-B连接器

1.6 LVDS接口概述
LVDS(Low-Voltage Differential Signaling),即低电压差分信号。1994年由美国国
家半导体公司提出的一种信号传输模式,是一种电平标准,LVDS接口又称RS-644总线接口,
是20世纪90年代才出现的一种数据传输和接口技术。
LVDS技术的核心是采用极低的电压摆幅高速差动传输数据,可以实现点对点或一点对
多点的连接,具有低功耗、低误码率、低串扰和低辐射等特点,其传输介质可以是铜质的
PCB连线,也可以是平衡电缆。LVDS在对信号完整性、低抖动及共模特性要求较高的系统中
得到了越来越广泛的应用。因此,相比于传统的单端LVTTL或LVCMOS电平标准,LVDS接口
可以极大的提升单通道的数据速率,为设计人员解决高速IO接口问题提供了新选择。使用
LVDS串行通信接口传输数据,相比于传统的并行接口传输数据,可以大幅节省系统的电缆
和连接器成本,并且可以减少连接器所占面积所需的物理空间。
在LVDS的基础上,各种新的接口标准推陈出新,如BLVDS接口就是在LVDS基础上面发
展起来的,总线LVDS(BLVDS)是基于LVDS技术的总线接口电路的一个新系列,专门用于实
现多点电缆或背板应用。它不同于标准的LVDS,提供增强的驱动电流,以处理多点应用中
所需的双重传输。BLVDS具备大约250mV的低压差分信号以及快速的过渡时间。这可以让产
品达到自100Mbps至超过1Gbps的高数据传输速率。此外,低电压摆幅可以降低功耗和噪声
至最小化。差分数据传输配置提供有源总线的+-1V共模范围和热插拔器件。这种接口广泛
应用于液晶屏接口的图像传输接口上。此外,还有RSDS接口、TMDS接口、MLVDS接口、MIPI
12


接口等,虽然在电平的共模电压、摆幅大小上可能和标准的LVDS略有差别,但是基本都是
一个原理下派生出来的。所以,很多时候,我们把这类差分传输接口统称为LVDS。
对于本书中将要涉及的FPGA器件的LVDS接口实现,因为所有LVDS物理接口都集
成在FPGA器件内部了,所以设计者只要重点关注相关IP核与内部逻辑之间的接口实现就好
了。但是为了深入了解LVDS,我们还是需要对它的传输和工作原理做些了解。
如图1.7所示,LVDS 信号传输一般由三部分组成,即差分信号发送器,差分信号
互联器,差分信号接收器。
● 差分信号发送器,将非平衡传输的TTL 信号转换成平衡传输的LVDS 信号。
● 差分信号接收器,与发送器相反,它要将平衡传输的LVDS 信号转换成非平衡传输
的TTL 信号。
● 差分信号互联器,包括连接线(电缆或者PCB 走线),终端匹配电阻。按照IEEE 规
定,阻值为100Ω。

图1.7 LVDS差分传输原理
LVDS接口使用1.2V 偏置电压作为基准(共模直流电压),其正负端的摆幅大约为350mV,
即所谓的差模电压。
LVDS 驱动器由一个驱动差分线对的电流源组成(通常电流为3.5mA),LVDS 接收器具
有很高的输入阻抗,因此驱动器输出的电流大部分都流过100Ω的匹配电阻,并在接收器的
输入端产生大约350mV 的电压。电流源为恒流特性,终端电阻在100~120Ω,则电压摆动幅
度为:3.5mA * (100~120) = 350~420 mV。
所有的电平标准,由逻辑“0 ”电平变化到逻辑“1 ”电平都是需要时间的。由于LVDS
信号物理电平变化在0.85~1.55V 之间,其由逻辑“0”电平到逻辑“1 ”电平变化的时间
13


比TTL 电平要快得多,所以LVDS 更适合用来传输高速变化信号。其低压特点,功耗也低。
如图1.8所示,LVDS传输的一个通道有2个信号,图示的V+和V-,它们的电平相反,
因此称之为“差分对”。而从原理上分析,但V+信号上有3.5mA电流通过时,由于传输线缆
上100Ω阻抗的存在,便在发送端和接收端之间产生约350mV的压差;对于V-信号,和V+
信号相反,它上面没有任何电流通过,因此我们在接收端认为它是逻辑“1”电平。同理,
当V-信号上有350mA电流(对应V+上不通过电流),则V-信号在发送端和接收端之间便会
产生约350mV的压差,那么我们在接收端认定它是逻辑“0”电平。

图1.8 LVDS输出电平


14


目录
第1章 FPGA、USB与LVDS概述 ..................................................................................................... 2
1.1 FPGA发展概述 ................................................................................................................... 2
1.2 FPGA的优势 ....................................................................................................................... 4
1.3 FPGA应用领域 ................................................................................................................... 5
1.4 FPGA开发流程 ................................................................................................................... 6
1.5 USB接口概述 ..................................................................................................................... 9
1.6 LVDS接口概述 ................................................................................................................. 12



本章导读
本章从FPGA的一些基本概念入手,将ASIC、ASSP、ARM、DSP与FPGA同台比对,同时
也论及FPGA开发语言及主要厂商;接着对FPGA技术在嵌入式应用中的优势和局限性进行讨
论;另外,我们也将论述FPGA的应用领域和开发流程;最后,对于USB3.0和LVDS接口我
们也会做一些基础的介绍。总而言之,本章不会给你很高深的理论知识,我们力图以浅显易
懂的语言和描述让读者你搞清楚本书随后章节将要接触到的“高大上”的FPGA、USB3.0和
LVDS技术。


1


第1章 FPGA、USB与LVDS概述
1.1 FPGA发展概述
上世纪60年代中期,TI公司设计制造了各式各样的实现基本逻辑门电路功能的芯片,
相信今天很多的工程师仍然很熟悉这些主要面对军工应用的54XX和商业应用的74XX芯片。
据说早期的工程师甚至能够单凭着这些芯片架构出一颗简单CPU的功能。还真别小瞧这些
基本逻辑门电路,话说万丈高楼平地起,如果说今天在嵌入式领域呼风唤雨的各种功能强大
的ARM7、ARM9、DSP是万丈高楼,那么称这些基本的逻辑门电路为一砖一瓦倒是一点也
不为过。
从1971年Intel公司的第一颗4位微处理器Intel 4004到上世纪80年代初被奉为经典的
8051单片机,再到今天各大嵌入式处理器厂商竞相使用的由ARM公司推出的各种Cortex
内核,嵌入式处理器的发展不可不说是翻天覆地。不过话又说回来,如果深入处理器的底层
结构,你会发现他们最本质的东西并没有太大的改变。而处理器再强大,一颗芯片尽可以将
各种外设嵌入其中,但对于任何一颗已经批量出货的芯片而言,它的功能是固定的,若想在
既有外设功能的基础上有任何的扩展,或许不是遇到电气特性不支持就是遇到IO太少的尴
尬,而这些问题也就催生了可编程逻辑器件的诞生。今天的CPU周围已很难看见54或74
字样的ASIC了,取而代之的可能是管脚密集的CPLD或FPGA。的确,在系统的可扩展性和
灵活性方面,FPGACPLD有着得天独厚的优势。当然了,今天动辄上百万门的FPGA器件可
不是为干这点活而制造的,它更多的被应用到了通信、数据采集、网络等对数据传输速度和
吞吐量有更高要求的场合。
今天大家熟知的FPGACPLD也不是一开始就有的,第一款可编程逻辑器件(PLD)最初
是在1970年以PROM的形式进入人们的视野,这种PROM结构的可编程逻辑器件可以实现
简单的逻辑功能,很容易便可替代当时流行的54或74系列逻辑门电路。
受限于PROM的结构,第一款可编程逻辑器件输入相对较少。因此,可编程逻辑阵列
(PAL)便孕育而生,PAL由一个可编程的“与”平面和一个固定的“或”平面构成,或门
的输出可以通过触发器有选择地被置为寄存状态。PAL器件是现场可编程的,它的实现工艺
有反熔丝技术、EPROM技术和EEPROM技术。PAL的问题在于其实现方式使得信号通过可编
程连线的时间相对较长。在PAL的基础上,又发展了一种通用阵列逻辑GAL,它要比PAL速
度快许多,它采用了EEPROM工艺,实现了电可擦除、电可改写,其输出结构是可编程的逻
2


辑宏单元,因而它的设计具有很强的灵活性,至今仍有许多人使用。
这些早期的PLD器件的一个共同特点是可以实现速度特性较好的逻辑功能,但其过于简
单的结构也使它们只能实现规模较小的电路。电子领域的发展趋势总是朝着速度更快、功能
更强、体积更小、成本更廉价的方向迈进。复杂可编程逻辑器件(CPLD)的诞生也就顺理
成章了。Altera公司于1984年发明了基于CMOS和EPROM技术相结合的CPLD。CPLD可实
现的逻辑功能相比PAL和GAL有了大幅度的提升,已经可以胜任设计中复杂性较高、速度
也较快的逻辑功能,尤其在接口转换、总线控制和扩展方面有着较多的应用。经过几十年的
发展,今天的CPLD功能和性能也得到了进一步的提升,其基本结构由可编程IO单元、基本
逻辑单元、布线池以及其他相关辅助功能块组成。Altera、Xilinx和Lattice是主要的CPLD供
应商。
其实无论是前面提到的PAL、GAL或是CPLD,要实现大规模的复杂逻辑电路都显得无能
为力。而ASIC的设计耗时又费钱,而且功能固定,在流片后很难随意更改。鉴于此,Xilinx
创始人之一Ross Freeman发明了现场可编程门阵列(FPGA),Freeman先生发明的FPGA是
一块全部由“开放式门”组成的计算机芯片。采用该芯片,工程师可以根据需要进行灵活编
程,添加各种新功能,以满足不断发展的协议标准或规范,工程师们甚至可以在设计的最后
阶段对它进行修改和升级。Freeman先生当时就推测低成本、高灵活性的FPGA将成为各种
应用中定制芯片的替代品。也正是由于此项伟大的发明,让Freeman先生于2009年荣登美
国发明家名人堂。
二十多年后的今天,伴随着制造工艺的不断进步,FPGA在深亚微米甚至深亚纳米时代
一直走在了创新第一线。如今的FPGA器件,其组成不仅限于基本的可编程IO单元、可编
程逻辑单元、丰富的布线资源,而且还拥有灵活的时钟管理单元、嵌入式块RAM以及各种
通用的内嵌功能单元,很多器件还顺应市场需求内嵌专用的硬件模块。近些年来,可编程器
件的龙头老大Xilinx和Altera更是相继推出了硬核CPU+FPGA的产品,此举大有单芯片横扫
千军的架势。
电子行业在继续挑战摩尔定律的征程中,无论是可编程器件继续大放光彩,还是ASIC
能够重获新生。可编程器件,尤其是FPGACPLD的发明和大量应用已经足够让我们竖然起
敬。相信对于很多即将或者已经走上电子硬件设计的同仁们,对可编程器件的了解、熟悉甚
至精通是提升自身技术能力的基本技能之一。

3


1.2 FPGA的优势
若要准确评估FPGA技术能否满足开发产品的功能、性能以及其它各方面的需求,深入
理解FPGA技术是至关重要的。在产品的整个生命周期中,如果产品功能必须进行较大的升
级或变更,那么使用FPGA技术来实现就会有很大的优势。
在考虑是否使用FPGA技术来实现目标产品时,我们需要重点从以下几个方面进行评估。
● 可升级性——产生在设计过程中,甚至将来产品发布后,是否有较大的功能升级需
求?是否应该选择具有易于更换的同等级、不同规模的FPGA器件?
● 开发周期——产品开发周期是否非常紧迫?若使用FPGA开发,是否比其他方案具
有更高的开发难度,能否面对必须在最短的时间内开发出产品的挑战?
● 产品性能——产品的数据速率、吞吐量或处理能力上是否有特殊要求?是否应该选
择性能更好或速度等级更快的FPGA器件?
● 实现成本——是否有基于其它ASIC、ARM或DSP的方案,能够以更低的成本实现设
计?FPGA开发所需的工具、技术支持、培训等额外的成本有哪些?通过开发可复用
的设计,是否可以将开发成本分摊到多个项目中?是否有已经实现的参考设计或者
IP核可供使用?
● 可用性——器件的性能和尺寸的实现,是否可以赶上量产?是否有固定功能的器件
可以代替?在产品及其衍生品的开发过程中,是否实现了固定功能?
● 其它限制因素——产品是否要求低功耗设计?电路板面积是否大大受限?工程实
现中是否还有其它的特殊限制?
基于以上的这些考虑因素,我们可以从如下三大方面总结出在产品的开发或产品的生命
周期中,使用FPGA技术实现所能够带来的潜在优势。
● 灵活性:
可重编程,可定制。
易于维护,方便移植、升级或扩展。
降低RE成本,加速产品上市时间。
支持丰富的外设接口,可根据需求配置。
● 并行性
更快的速度、更高的带宽。
满足实时处理的要求。
● 集成性
更多的接口和协议支持。
可将各种端接匹配元件整合到器件内部,有效降低BOM成本。
4


单片解决方案,可以替代很多数字芯片。
减少板级走线,有效降低布局布线难度。
当然了,在很多情况下,FPGA不是万能的。FPGA技术也存在着一些固有的局限性。从
以下这些方面看,选择FPGA技术来实现产品的开发设计有时并不是明智的决定。
● 在某些性能上,FPGA可能比不上专用芯片;或者至少在稳定性方面,FPGA可能要
逊一些。
● 如果设计不需要太多的灵活性,FPGA的灵活性反而是一种浪费,会潜在的增加产品
的成本。
● 相比特定功能、应用集中的ASIC,使用FPGA实现相同功能可能产生更高的功耗。
● 在FPGA中除了实现专用标准器件(ASSP)所具有的复杂功能,还得添加一些额外
的功能,实属一大挑战。FPGA的设计复杂性和难度可能会给产品的开发带来一场噩
梦。

1.3 FPGA应用领域
FPGA目前虽然还受制于较高的开发门槛以及器件本身昂贵的价格,应用的普及率上和
ARM、DSP还是有一定的差距,但是在非常多的应用场合,工程师们还是会别无选择的使用
它。FPGA所固有的灵活性和并行性是其他芯片所不具备的,所以它的应用领域涵盖得很广。
从技术角度来看,主要是有以下需求的应用场合:
● 逻辑粘合,如一些嵌入式处理常常需要地址或外设扩展,CPLD器件尤其适合。已经
少有项目会选择一颗FPGA器件专门用于逻辑粘合的应用,但是在已经使用的FPGA
器件中顺便做些逻辑粘合的工作倒是非常普遍。
● 实时控制,如液晶屏或电机等设备的驱动控制,此类应用也以CPLD或低端FPGA为
主。
● 高速信号采集和处理,如高速AD前端或图像前端的采集和预处理,近年来持续升
温的机器视觉应用也几乎是无一例外的都使用了FPGA器件。
● 协议实现,如更新较快的各种有线和无线通信标准、广播视频及其编解码算法、各
种加密算法等,使用FPGA比ASIC更有竞争力。
● 各种原型验证系统,由于工艺的提升,流片成本也不断攀升,而在流片前使用FPGA
做前期的验证已成为非常流行的做法。
● 片上系统,如Altera公司的Soc FPGA和Xilinx公司的Zynq,这类FPGA器件,既
有成熟的ARM硬核处理器,又有丰富的FPGA资源,大有单芯片一统天下的架势。
5



图1.1 FPGA应用精彩纷呈
当然了,若从具体的应用领域来看,FPGA在电信、无线通信、有线通信、消费电子产
品、视频和图像处理、车载、航空航天和国防、ASIC原型开发、测试测量、存储、数据安
全、医疗电子、高性能计算以及各种定制设计中都有涉猎。总而言之,FPGA所诞生并发展
的时代是一个好时代,与身俱来的一些特性也注定了它将会在这个时代的大舞台上大放光
彩。

1.4 FPGA开发流程
如图1.2所示,这是一个基于FPGA开发工具的开发流程图。当然了,在此之前,从FPGA
项目的提上议程开始,设计者需要进行FPGA功能的需求分析,然后进行模块的划分,比较
复杂和庞大的设计,则会通过模块划分把工作交给一个团队的多人协作完成。各个模块的具
体任务和功能划分完毕(通常各个模块间的通信和接口方式也同时被确定),则可以着手进
行详细设计,其各个步骤基本就如同我们图1.2所示的流程图,包括设计输入、设计综合、
约束输入、设计实现、分析实现结果(查看工具给出的各种报告结果)。为了保证设计达到
预期要求,设计仿真以及设计优化则穿插其间。在EDA工具上验证无误后,则可以生成下载
配置文件烧录到实际器件中进行板级的调试工作。从图中的箭头示意不难看出,设计的迭代
性是FPGA开发过程中的一个重要特点,这就要求设计者从一开始就要非常认真细致,否则
后续的很多工作量可能就是不断的返工。
6



图1.2 FPGA开发流程
基于Xilinx的Vivado开发工具,我们对以上开发流程所涉及的各个步骤做简要的说明。
设计输入
设计输入阶段,设计者需要创建FPGA工程,并且创建或添加设计源文件到工程中。FPGA
工程包含了各种不同类型的源文件和设计模块,比如HDL文件、EDIF或GC网表文件、原
理图、IP核模块、嵌入式处理器以及数字信号处理器模块等。
设计综合
设计综合阶段,FPGA开发工具的综合引擎将编译整个设计,并将HDL源文件转译为特
定结构的设计网表。Vivado设计工具内置Synthesis综合功能,也支持第三方综合工具,
如Synplify, Synplify Pro和Precision等软件工具的使用。

设计仿真
在整个开发过程的任意时刻,设计者都可以使用仿真工具对FPGA工程进行功能验证,
比如Vivado内置的仿真器或者第三方工具ModelSim仿真器。
约束输入
7


约束输入阶段,设计者可以指定时序、布局布线或者其它的设计要求。Vivado工具支
持专用的编辑器实现时序约束、IO引脚约束和布局布线约束。
设计实现
设计综合之后,接着就需要设计实现,将逻辑设计进一步转译为可以被下载烧录到目标
FPGA器件中的特定物理文件格式。使用Vivado的工程导航窗口中支持的目标和策略设置属
性,可以控制设计实现以及结果优化。为了更快的达到设计目标,可以使用SmartXplorer
进行不同的处理策略实现,达到多次的自动实现处理以完成设计目标。
分析实现结果
完成设计实现后,必须对设计约束、器件资源占用率、实现结果以及功耗等设计性能进
行分析。既可以查看静态报告,也可以使用Vivado中内置的工具动态的查看设计综合实现
的结果。对于时序结果和功耗结果,Vivado内置工具中都可以进行查看。此外,在系统调
试时也可以使用在线逻辑ILA。
设计优化

基于对设计结果的分析,设计者可以对设计源文件、编译属性或设计约束进行修改,然
后重新综合、实现以达到设计最优化。

板级调试
在生成下载配置文件后,设计者便可以对FPGA器件进行调试。在此过程中,既可以实
现下载配置文件的快速在线烧录进行实时调试验证,也可以实现产品固化烧录使其可以离线
运行。

当然了,对于没有实际工程经验的初学者而言,这个流程图可能不是那么容易理解。不
过没有关系,我们会简化这个过程,从实际操作角度,以一个比较简化的顺序的方式来理解
这个流程。如图1.3所示,从大的方面来看,FPGA开发流程不过是三个阶段,第一个阶段
是概念阶段,或者也可以称之为架构阶段,这个阶段的任务是项目前期的立项准备,如需求
的定义和分析、各个设计模块的划分;第二个阶段是设计实现阶段,这个阶段包括编写RTL
代码、并对其进行初步的功能验证、逻辑综合和布局布线、时序验证,这一阶段是详细设计
阶段;第三个阶段是FPGA器件实现,除了器件烧录和板级调试外,其实这个阶段也应该包
括第二个阶段的布局布线和时序验证,因为这两个步骤都是和FPGA器件紧密相关的。我们
这么粗略的三个阶段划分并没有把FPGA整个设计流程完全的孤立开来,恰恰相反,从我们
的阶段划分中,我们也看到FPGA设计的各个环节是紧密衔接、相互影响的。
8



图1.3 简化的FPGA开发流程

1.5 USB接口概述
USB发展史
可以这么说,如今PC所到之处,必有USB接口如影相随。和所有的技术一样,USB也
随着时间的推移而慢慢演变。在问世的20多年里中,USB的速度不断的提示,并且衍生出
了许多不同的接口和线缆。
9


对于90年代就开始折腾电脑的玩家而言,如图1.4所示,这样“粗犷”的大块头接口
一定不陌生。而USB所取代的,这是这些大家伙当年所做的事——PC与外部设备的数据传
输。

图1.4 串口和并口
在90年代末,计算机开始集成了USB接口,通常都在机身背部——这是USB 1.1的接
口,最高速度可达12Mbps。电脑周边外设的厂商们一开始并不看好并使用USB接口,但随
着鼠标、键盘、打印机开始使用USB接口,其他厂商也纷纷将其作为主要接口。
当USB 2.0开始登上历史舞台之后,有更多的东西开始被替换掉。软盘,设置光盘媒介
也都开始退居次席。USB 2.0让连接外设变得可行——比如Wi-Fi适配器、光驱和以太网接
口等等——这些之前都是需要安装到机身内部的。最高480Mbps的传输速度让这一切都成为
可能,在这一时期,USB接口开始彻底淘汰掉了台式机和笔记本身上的那些老接口。
随后的USB 3.0将文件传输速度提高到了5Gbps,这也使得上面提到的这些用途变得更
加实用——系统备份和传输大型视频文件所用的时间越来越少,802.11ac或千兆以太网适
配器的瓶颈也得到了解除。从USB 3.0外置硬盘和U盘上运行操作系统变得很平常,在故障
排除或恢复数据时,这样的运行方式更显实用。

USB3.0概述
USB 2.0已经得到了PC厂商普遍认可,接口更成为了硬件厂商的必备接口。USB2.0的
最大传输带宽为480Mbps(即60MBs),而近年来发布的USB3.0的最大传输带宽则高达
5.0Gbps(500MBs)。由于USB3.0提供了极大的传输速率提升,显而易见,它将逐渐替代
10


USB2.0成为目前主流PC的标准配备,而放眼望去,最新的PC机型也的确都配备上了USB3.0
的接口。
不过,请注意5Gbps的带宽并不是5Gbs除以8得到的625MBs而是采用与SATA相同
的10 bit传输模式(在USB2.0的基础上新增了一对纠错码),因此其全速只有500MBs。
此外,还需要提醒大家注意这是理论传输值,如果几台设备共用一个USB通道,主控制芯片
会对每台设备可支配的带宽进行分配、控制。如果单一的设备占用USB接口所有带宽的话,
就会给其他设备的使用带来困难。换句话说,应该没有哪个USB设备能够达到理论的最大传
输速率500MBs。
USB3.0引入全双工数据传输。5根线路中2根用来发送数据,另2根用来接收数据,还
有1根是地线。也就是说,USB 3.0可以同步全速地进行读写操作。以前的USB版本并不支
持全双工数据传输。
从USB3.0的官方spec上截图如图1.10所示,这里多出的两组差分对便是USB3.0速度
提升的“秘密武器”。

图1.5 USB3.0接口定义

连接器接口来看,如图1.6所示,Micro-B接口是很典型的例子。USB3.0的Micro-B
端子要明显大于USB2.0的端子,但是USB3.0的端子却能够兼容USB2.0的端子,所有类型
的USB3.0连接器都是向下兼容的。
11



图1.6 USB3.0 Micro-B连接器

1.6 LVDS接口概述
LVDS(Low-Voltage Differential Signaling),即低电压差分信号。1994年由美国国
家半导体公司提出的一种信号传输模式,是一种电平标准,LVDS接口又称RS-644总线接口,
是20世纪90年代才出现的一种数据传输和接口技术。
LVDS技术的核心是采用极低的电压摆幅高速差动传输数据,可以实现点对点或一点对
多点的连接,具有低功耗、低误码率、低串扰和低辐射等特点,其传输介质可以是铜质的
PCB连线,也可以是平衡电缆。LVDS在对信号完整性、低抖动及共模特性要求较高的系统中
得到了越来越广泛的应用。因此,相比于传统的单端LVTTL或LVCMOS电平标准,LVDS接口
可以极大的提升单通道的数据速率,为设计人员解决高速IO接口问题提供了新选择。使用
LVDS串行通信接口传输数据,相比于传统的并行接口传输数据,可以大幅节省系统的电缆
和连接器成本,并且可以减少连接器所占面积所需的物理空间。
在LVDS的基础上,各种新的接口标准推陈出新,如BLVDS接口就是在LVDS基础上面发
展起来的,总线LVDS(BLVDS)是基于LVDS技术的总线接口电路的一个新系列,专门用于实
现多点电缆或背板应用。它不同于标准的LVDS,提供增强的驱动电流,以处理多点应用中
所需的双重传输。BLVDS具备大约250mV的低压差分信号以及快速的过渡时间。这可以让产
品达到自100Mbps至超过1Gbps的高数据传输速率。此外,低电压摆幅可以降低功耗和噪声
至最小化。差分数据传输配置提供有源总线的+-1V共模范围和热插拔器件。这种接口广泛
应用于液晶屏接口的图像传输接口上。此外,还有RSDS接口、TMDS接口、MLVDS接口、MIPI
12


接口等,虽然在电平的共模电压、摆幅大小上可能和标准的LVDS略有差别,但是基本都是
一个原理下派生出来的。所以,很多时候,我们把这类差分传输接口统称为LVDS。
对于本书中将要涉及的FPGA器件的LVDS接口实现,因为所有LVDS物理接口都集
成在FPGA器件内部了,所以设计者只要重点关注相关IP核与内部逻辑之间的接口实现就好
了。但是为了深入了解LVDS,我们还是需要对它的传输和工作原理做些了解。
如图1.7所示,LVDS 信号传输一般由三部分组成,即差分信号发送器,差分信号
互联器,差分信号接收器。
● 差分信号发送器,将非平衡传输的TTL 信号转换成平衡传输的LVDS 信号。
● 差分信号接收器,与发送器相反,它要将平衡传输的LVDS 信号转换成非平衡传输
的TTL 信号。
● 差分信号互联器,包括连接线(电缆或者PCB 走线),终端匹配电阻。按照IEEE 规
定,阻值为100Ω。

图1.7 LVDS差分传输原理
LVDS接口使用1.2V 偏置电压作为基准(共模直流电压),其正负端的摆幅大约为350mV,
即所谓的差模电压。
LVDS 驱动器由一个驱动差分线对的电流源组成(通常电流为3.5mA),LVDS 接收器具
有很高的输入阻抗,因此驱动器输出的电流大部分都流过100Ω的匹配电阻,并在接收器的
输入端产生大约350mV 的电压。电流源为恒流特性,终端电阻在100~120Ω,则电压摆动幅
度为:3.5mA * (100~120) = 350~420 mV。
所有的电平标准,由逻辑“0 ”电平变化到逻辑“1 ”电平都是需要时间的。由于LVDS
信号物理电平变化在0.85~1.55V 之间,其由逻辑“0”电平到逻辑“1 ”电平变化的时间
13


比TTL 电平要快得多,所以LVDS 更适合用来传输高速变化信号。其低压特点,功耗也低。
如图1.8所示,LVDS传输的一个通道有2个信号,图示的V+和V-,它们的电平相反,
因此称之为“差分对”。而从原理上分析,但V+信号上有3.5mA电流通过时,由于传输线缆
上100Ω阻抗的存在,便在发送端和接收端之间产生约350mV的压差;对于V-信号,和V+
信号相反,它上面没有任何电流通过,因此我们在接收端认为它是逻辑“1”电平。同理,
当V-信号上有350mA电流(对应V+上不通过电流),则V-信号在发送端和接收端之间便会
产生约350mV的压差,那么我们在接收端认定它是逻辑“0”电平。

图1.8 LVDS输出电平


14

-

Xilinx FPGA伴你玩转USB3.0与LVDS  第1章 FPGA、USB与LVDS 概述

发布时间:2022-03-29 22:17:26
文章版权声明:除非注明,否则均为IT技术网-学习WEB前端开发等IT技术的网络平台原创文章,转载或复制请以超链接形式并注明出处。

发表评论

评论列表 (有 17 条评论,832人围观)
钢材市场价格走势V铁粉5 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
LVDS 驱动器由一个驱动差分线对的电流源组成(通常电流为3.5mA)
弘泽鉴筑V铁粉7 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
差分数据传输配置提供有源总线的+-1V共模范围和热插拔器件
世萌官网V铁粉8 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
它的实现工艺有反熔丝技术
昆明第一高楼V铁粉27 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
则电压摆动幅度为:3.5mA * (100~120) = 350~420 mV
格林童趣儿童摄影V铁粉28 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
图1.8 LVDS输出电平 14 -
六安酒店V铁粉16 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
以满足不断发展的协议标准或规范
振兴东北V铁粉23 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
使用Vivado的工程导航窗口中支持的目标和策略设置属性
产业转型升级V铁粉1 minute ago Google Chrome 93.0.4577.82 Windows 10 x64
也可以使用Vivado中内置的工具动态的查看设计综合实现的结果
复地集团V铁粉30 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
在EDA工具上验证无误后
看客色V铁粉30 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
我们可以从如下三大方面总结出在产品的开发或产品的生命周期中
同仁医院眼科电话V铁粉25 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
1.3 FPGA应用领域 FPGA目前虽然还受制于较高的开发门槛以及器件本身昂贵的价格
余明阳V铁粉25 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
还需要提醒大家注意这是理论传输值
大锅饭V铁粉3 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
其他厂商也纷纷将其作为主要接口
世界足球最新排名V铁粉6 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
最高480Mbps的传输速度让这一切都成为可能
冬日娜V铁粉16 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
FPGA所固有的灵活性和并行性是其他芯片所不具备的
旅游业的发展V铁粉18 minutes ago Google Chrome 93.0.4577.82 Windows 10 x64
主要是有以下需求的应用场合: ● 逻辑粘合

最近发表

随便看看

热门文章

标签列表