LVDS信号介绍

文章描述:-2022年3月29日发(作者:季芝昌)LVDS信号介绍 LVDS 介绍 LVDS(Low Voltage Differential Signaling)是一种低摆幅的差分信号技术,它使得信号能在差分PCB 线对或平衡电缆上以几百Mbps 的速率传输,其低压幅和低电流驱动输出实现了低噪声和低功耗。 几十年来,5V供电的使用简化了不同技术和厂商逻辑电路之间的接口。然而,随着集成电路的发展和对更高数据

-

LVDS信号介绍2022年3月29日发(作者:季芝昌)


LVDS信号介绍
LVDS 介绍
LVDS(Low Voltage Differential Signaling)是一种低摆幅的差分信号技术,它使得信号能
在差分PCB 线对或平衡电缆上以几百Mbps 的速率传输,其低压幅和低电流驱动输出实现
了低噪声和低功耗。
几十年来,5V供电的使用简化了不同技术和厂商逻辑电路之间的接口。然而,随着集
成电路的发展和对更高数据速率的要求,低压供电成为急需。降低供电电压不仅减少了高密
度集成电路的功率消耗,而且减少了芯片内部的散热,有助于提高集成度。
减少供电电压和逻辑电压摆幅的一个极好例子是低压差分信号(LVDS)。LVDS物理接
口使用1.2V偏置提供400mV摆幅的信号(使用差分信号的原因是噪声以共模的方式在一对
差分线上耦合出现,并在接收器中相减从而可消除噪声)。
LVDS驱动和接收器不依赖于特定的供电电压,因此它很容易迁移到低压供电的系统中
去,而性能不变。作为比较,ECL 和PECL 技术依赖于供电电压,ECL 要求负的供电电压,
PECL 参考正的供电电压总线上电压值(Vcc)而定。而GLVDS是一种发展中的标准尚未
确定的新技术,使用500mV的供电电压可提供250mV的信号摆幅。

图2给出了典型的LVDS 接口,这是一种单工方式,必要时也可使用半双工、多点配置
方式,但一般在噪声较小、距离较短的情况下才适用。每个点到点连接的差分对由一个驱动
器、互连器和接收器组成。驱动器和接收器主要完成TTL 信号和LVDS 信号之间的转换。
互连器包含电缆、PCB上差分导线对以及匹配电阻。
LVDS驱动器由一个驱动差分线对的电流源组成,通常电流为3.5mA,LVDS接收器具
有很高的输入阻抗,因此驱动器输出的电流大部分都流过100Ω 的匹配电阻,并在接收器的


输入端产生大约350mA 的电压。当驱动器翻转时,它改变流经电阻的电流方向,因此产生
有效的逻辑″1″和逻辑″0″状态。低摆幅驱动信号实现了高速操作并减小了功率消耗,差分信
号PDF提供了适当噪声边缘和功率消耗大幅减少的低压摆幅。功率的大幅降低允许在单个
集成电路上集成多个接口驱动器和接收器。这提高了PCB 板的效能,减少了成本。
不管使用的LVDS传输媒质是PCB线对还是电缆,都必须采取措施防止信号在媒质终
端发生反射,同时减少电磁干扰。LVDS要求使用一个与媒质相匹配的终端电阻(100±20Ω),
该电阻终止了环流信号,应该将它尽可能靠近接收器输入端放置。LVDS 驱动器能以超过
155.5Mbps 的速度驱动双绞线对,距离超过10m。对速度的实际限制是:①送到驱动器的
TTL数据的速度;②媒质的带宽性能。通常在驱动器侧使用复用器、在接收器侧使用解复用
器来实现多个TTL 信道和一个LVDS 信道的复用转换,以提高信号速率,降低功耗。并减
少传输媒质和接口数,降低设备复杂性。
LVDS 接收器可以承受至少±1V的驱动器与接收器之间的地的电压变化。由于LVDS
驱动器典型的偏置电压为+1.2V,地的电压变化、驱动器偏置电压以及轻度耦合到的噪声之
和,在接收器的输入端相对于接收器的地是共模电压。这个共模范围是:+0.2V~+2.2V。
建议接收器的输入电压范围为:0V~+2.4V。
LVDS 系统的设计
LVDS 系统的设计要求设计者应具备超高速单板设计的经验并了解差分信号的理论。
设计高速差分板并不很困难,下面将简要介绍一下各注意点。
(A)至少使用4层PCB 板(从顶层到底层):LVDS 信号层、地层、电源层、TTL 信
号层;
(B)使TTL 信号和LVDS 信号相互隔离,否则TTL可能会耦合到LVDS 线上,最
好将TTL和LVDS 信号放在由电源/地层隔离的不同层上;






(C)使LVDS驱动器和接收器尽可能地靠近连接器的LVDS 端;
(D)使用分布式的多个电容来旁路LVDS 设备,表面贴电容靠近电源/地层管脚放置;
(E)电源层和地层应使用粗线,不要使用50Ω 布线规则;
(F)保持PCB 地线层返回路径宽而短;
(G)应该使用利用地层返回铜线(gu9ound return wire)的电缆连接两个系统的地层;
(H) 使用多过孔(至少两个)连接到电源层(线)和地层(线),表面贴电容可以直接焊接
到过孔焊盘以减少线头。


LVDS信号介绍
LVDS 介绍
LVDS(Low Voltage Differential Signaling)是一种低摆幅的差分信号技术,它使得信号能
在差分PCB 线对或平衡电缆上以几百Mbps 的速率传输,其低压幅和低电流驱动输出实现
了低噪声和低功耗。
几十年来,5V供电的使用简化了不同技术和厂商逻辑电路之间的接口。然而,随着集
成电路的发展和对更高数据速率的要求,低压供电成为急需。降低供电电压不仅减少了高密
度集成电路的功率消耗,而且减少了芯片内部的散热,有助于提高集成度。
减少供电电压和逻辑电压摆幅的一个极好例子是低压差分信号(LVDS)。LVDS物理接
口使用1.2V偏置提供400mV摆幅的信号(使用差分信号的原因是噪声以共模的方式在一对
差分线上耦合出现,并在接收器中相减从而可消除噪声)。
LVDS驱动和接收器不依赖于特定的供电电压,因此它很容易迁移到低压供电的系统中
去,而性能不变。作为比较,ECL 和PECL 技术依赖于供电电压,ECL 要求负的供电电压,
PECL 参考正的供电电压总线上电压值(Vcc)而定。而GLVDS是一种发展中的标准尚未
确定的新技术,使用500mV的供电电压可提供250mV的信号摆幅。

图2给出了典型的LVDS 接口,这是一种单工方式,必要时也可使用半双工、多点配置
方式,但一般在噪声较小、距离较短的情况下才适用。每个点到点连接的差分对由一个驱动
器、互连器和接收器组成。驱动器和接收器主要完成TTL 信号和LVDS 信号之间的转换。
互连器包含电缆、PCB上差分导线对以及匹配电阻。
LVDS驱动器由一个驱动差分线对的电流源组成,通常电流为3.5mA,LVDS接收器具
有很高的输入阻抗,因此驱动器输出的电流大部分都流过100Ω 的匹配电阻,并在接收器的


输入端产生大约350mA 的电压。当驱动器翻转时,它改变流经电阻的电流方向,因此产生
有效的逻辑″1″和逻辑″0″状态。低摆幅驱动信号实现了高速操作并减小了功率消耗,差分信
号PDF提供了适当噪声边缘和功率消耗大幅减少的低压摆幅。功率的大幅降低允许在单个
集成电路上集成多个接口驱动器和接收器。这提高了PCB 板的效能,减少了成本。
不管使用的LVDS传输媒质是PCB线对还是电缆,都必须采取措施防止信号在媒质终
端发生反射,同时减少电磁干扰。LVDS要求使用一个与媒质相匹配的终端电阻(100±20Ω),
该电阻终止了环流信号,应该将它尽可能靠近接收器输入端放置。LVDS 驱动器能以超过
155.5Mbps 的速度驱动双绞线对,距离超过10m。对速度的实际限制是:①送到驱动器的
TTL数据的速度;②媒质的带宽性能。通常在驱动器侧使用复用器、在接收器侧使用解复用
器来实现多个TTL 信道和一个LVDS 信道的复用转换,以提高信号速率,降低功耗。并减
少传输媒质和接口数,降低设备复杂性。
LVDS 接收器可以承受至少±1V的驱动器与接收器之间的地的电压变化。由于LVDS
驱动器典型的偏置电压为+1.2V,地的电压变化、驱动器偏置电压以及轻度耦合到的噪声之
和,在接收器的输入端相对于接收器的地是共模电压。这个共模范围是:+0.2V~+2.2V。
建议接收器的输入电压范围为:0V~+2.4V。
LVDS 系统的设计
LVDS 系统的设计要求设计者应具备超高速单板设计的经验并了解差分信号的理论。
设计高速差分板并不很困难,下面将简要介绍一下各注意点。
(A)至少使用4层PCB 板(从顶层到底层):LVDS 信号层、地层、电源层、TTL 信
号层;
(B)使TTL 信号和LVDS 信号相互隔离,否则TTL可能会耦合到LVDS 线上,最
好将TTL和LVDS 信号放在由电源/地层隔离的不同层上;






(C)使LVDS驱动器和接收器尽可能地靠近连接器的LVDS 端;
(D)使用分布式的多个电容来旁路LVDS 设备,表面贴电容靠近电源/地层管脚放置;
(E)电源层和地层应使用粗线,不要使用50Ω 布线规则;
(F)保持PCB 地线层返回路径宽而短;
(G)应该使用利用地层返回铜线(gu9ound return wire)的电缆连接两个系统的地层;
(H) 使用多过孔(至少两个)连接到电源层(线)和地层(线),表面贴电容可以直接焊接
到过孔焊盘以减少线头。

-

LVDS信号介绍

发布时间:2022-03-29 21:18:04
文章版权声明:除非注明,否则均为IT技术网-学习WEB前端开发等IT技术的网络平台原创文章,转载或复制请以超链接形式并注明出处。

发表评论

评论列表 (有 17 条评论,127人围观)

最近发表

随便看看

热门文章

标签列表