LVPECL详细讲解

文章描述:-2022年3月29日发(作者:闵学胜)LVPECL详细讲解 LVPECL即Low Voltage Positive Emitter-Couple Logic,也就是低压正发射极耦合逻辑,使用或电源,LVPECL是由PECL演变而来的,PECL即 Positive Emitter-Couple Logic,也就是正发射极耦合逻辑的意思,使用电源,而PECL是由ECL演变而来的,ECL即Emit

-

LVPECL详细讲解2022年3月29日发(作者:闵学胜)


LVPECL详细讲解



LVPECL即Low Voltage Positive Emitter-Couple Logic,也就是低压正发射极耦合逻
辑,使用或电源,LVPECL是由PECL演变而来的,PECL即 Positive Emitter-Couple Logic,
也就是正发射极耦合逻辑的意思,使用电源,而PECL是由ECL演变而来的,ECL即
Emitter-Couple Logic,也就是发射极耦合逻辑,ECL有两个供电电压VCC和VEE。当VEE
接地时,VCC接正电压时,这时的逻辑称为PECL;当当VCC接地时,VEE接负电压时,这时
的逻辑成为ECL,VEE一般接电源;一般狭义的ECL就是指ECL。
ECL分类:

ECLPECLLVPECL逻辑的优点:
1. 输出阻抗低(6~8ohm),输出阻抗高(可以看作无穷大),所以驱动能力特别强,它可以驱
动50~130ohm特征阻抗的传输线而交流特性并没有明显的改变。由于驱动能力强,所以支持
更远距离的传输,所以背板走线或长线缆传输基本上都使用ECL逻辑。
2. ECL器件对电压和温度的变化不如TTL和CMOS器件敏感,ECL时钟驱动器产生的各路时
钟的并发性更好,skew更小。
3. 相对于同为差分信号的LVDS,ECL支持的速率更高,受工艺的限制,LVDS的逻辑很少有
高于的应用,而ECL可以应用高于10GHz的场合,可以说,高于5GHz的场合,基本上是ECL
和CML的天下。在所有的数字电路中,ECL的工作速度最高,其延时小于1ns,在中小规模
集成电路,高速,超高速数字系统和设备中应用。
4. 对传输线阻抗的适应范围更宽。LVDS属于电流型驱动,其终端的100ohm匹配电阻兼有
产生电压的功能。因此,为了不改变信号的摆幅,终端电阻的阻值必须取100ohm,为了保
证较好的信号完整性,LVDS的传输线阻抗也必须精确控制在50ohm,否则容易产生反射等
SI问题。
ECLPECLLVPECL逻辑的缺点:
跟它的优点一样,ECL的缺点也很明显,那就是功耗大,噪声容限小,抗干扰能力弱。
ECL电路的逻辑摆幅只有,直流噪声容限只有200mV。可以说,ECL的高速性能是用高功耗、
低噪声容限为代价换来的。
PECL的标准输出负载是50ohm至VCC-2V的电平上,在这种负载条件下,OUT+与OUT-


的静态电平典型值为,OUT+与OUT-的输出电流为14mA。
PECL的输出电路结构:

PECL的输入是一个具有高输入阻抗的差分对,该差分对的共模电压需要偏置到,这样
允许的输入信号电平动态最大。有的芯片在内部已经集成了偏置电路,使用时直接连接即可,
有的芯片没有加,使用时需要在芯片外部加直流偏置。
PECL的输入电路结构:

PECL的逻辑电平指标:


LVPECL详细讲解



LVPECL即Low Voltage Positive Emitter-Couple Logic,也就是低压正发射极耦合逻
辑,使用或电源,LVPECL是由PECL演变而来的,PECL即 Positive Emitter-Couple Logic,
也就是正发射极耦合逻辑的意思,使用电源,而PECL是由ECL演变而来的,ECL即
Emitter-Couple Logic,也就是发射极耦合逻辑,ECL有两个供电电压VCC和VEE。当VEE
接地时,VCC接正电压时,这时的逻辑称为PECL;当当VCC接地时,VEE接负电压时,这时
的逻辑成为ECL,VEE一般接电源;一般狭义的ECL就是指ECL。
ECL分类:

ECLPECLLVPECL逻辑的优点:
1. 输出阻抗低(6~8ohm),输出阻抗高(可以看作无穷大),所以驱动能力特别强,它可以驱
动50~130ohm特征阻抗的传输线而交流特性并没有明显的改变。由于驱动能力强,所以支持
更远距离的传输,所以背板走线或长线缆传输基本上都使用ECL逻辑。
2. ECL器件对电压和温度的变化不如TTL和CMOS器件敏感,ECL时钟驱动器产生的各路时
钟的并发性更好,skew更小。
3. 相对于同为差分信号的LVDS,ECL支持的速率更高,受工艺的限制,LVDS的逻辑很少有
高于的应用,而ECL可以应用高于10GHz的场合,可以说,高于5GHz的场合,基本上是ECL
和CML的天下。在所有的数字电路中,ECL的工作速度最高,其延时小于1ns,在中小规模
集成电路,高速,超高速数字系统和设备中应用。
4. 对传输线阻抗的适应范围更宽。LVDS属于电流型驱动,其终端的100ohm匹配电阻兼有
产生电压的功能。因此,为了不改变信号的摆幅,终端电阻的阻值必须取100ohm,为了保
证较好的信号完整性,LVDS的传输线阻抗也必须精确控制在50ohm,否则容易产生反射等
SI问题。
ECLPECLLVPECL逻辑的缺点:
跟它的优点一样,ECL的缺点也很明显,那就是功耗大,噪声容限小,抗干扰能力弱。
ECL电路的逻辑摆幅只有,直流噪声容限只有200mV。可以说,ECL的高速性能是用高功耗、
低噪声容限为代价换来的。
PECL的标准输出负载是50ohm至VCC-2V的电平上,在这种负载条件下,OUT+与OUT-


的静态电平典型值为,OUT+与OUT-的输出电流为14mA。
PECL的输出电路结构:

PECL的输入是一个具有高输入阻抗的差分对,该差分对的共模电压需要偏置到,这样
允许的输入信号电平动态最大。有的芯片在内部已经集成了偏置电路,使用时直接连接即可,
有的芯片没有加,使用时需要在芯片外部加直流偏置。
PECL的输入电路结构:

PECL的逻辑电平指标:

-

LVPECL详细讲解

发布时间:2022-03-29 21:54:51
文章版权声明:除非注明,否则均为IT技术网-学习WEB前端开发等IT技术的网络平台原创文章,转载或复制请以超链接形式并注明出处。

发表评论

评论列表 (有 19 条评论,176人围观)