差分走线

文章描述:-2022年3月29日发(作者:邓仕均)差分走线 差分信号(Differential Signal)在高速电路设计中得应用越来越广泛,电路中最关键得信号往往都要采用差分结构设计,什么另它这么倍受青睐呢?在PCB设计中又如何能保证其良好得性能呢?带着这两个问题,我们进行下一部分得讨论。 何为差分信号?通俗地说,就就是驱动端发送两个等值、反相得信号,接收端通过

-

差分走线2022年3月29日发(作者:邓仕均)


差分走线
差分信号(Differential Signal)在高速电路设计中得应用越来越广泛,电路中最关键得信号往
往都要采用差分结构设计,什么另它这么倍受青睐呢?在PCB设计中又如何能保证其良好得性能呢?
带着这两个问题,我们进行下一部分得讨论。

何为差分信号?通俗地说,就就是驱动端发送两个等值、反相得信号,接收端通过比较这两个
电压得差值来判断逻辑状态“0”还就是“1”。而承载差分信号得那一对走线就称为差分走线。
差分信号与普通得单端信号走线相比,最明显得优势体现在以下三个方面:
a、抗干扰能力强,因为两根差分走线之间得耦合很好,当外界存在噪声干扰时,几乎就是同
时被耦合到两条线上,而接收端关心得只就是两信号得差值,所以外界得共模噪声可以被完全抵消。
b、能有效抑制 EMI,同样得道理,由于两根信号得极性相反,她们对外辐射得电磁场可以相
互抵消,耦合得越紧密,泄放到外界得电磁能量越少。
c、时序定位精确,由于差分信号得开关变化就是位于两个信号得交点,而不像普通单端信号
依靠高低两个阈值电压判断,因而受工艺,温度得影响小,能降低时序上得误差,同时也更适合于低
幅度信号得电路。目前流行得LVDS(low voltage differential signaling)就就是指这种小振幅差分信
号技术。

对于PCB工程师来说,最关注得还就是如何确保在实际走线中能完全发挥差分走线得这些优势。
也许只要就是接触过Layout得人都会了解差分走线得一般要求,那就就是“等长、等距”。等长就是
为了保证两个差分信号时刻保持相反极性,减少共模分量;等距则主要就是为了保证两者差分阻抗一
致,减少反射。“尽量靠近原则”有时候也就是差分走线得要求之一。但所有这些规则都不就是用来生
搬硬套得,不少工程师似乎还不了解高速差分信号传输得本质。下面重点讨论一下PCB差分信号设
计中几个常见得误区。

误区一:认为差分信号不需要地平面作为回流路径,或者认为差分走线彼此为对方提供回流途
径。造成这种误区得原因就是被表面现象迷惑,或者对高速信号传输得机理认识还不够深入。从图
1-8-15 得接收端得结构可以瞧到,晶体管Q3,Q4 得发射极电流就是等值,反向得,她们在接地处得
电流正好相互抵消(I1=0),因而差分电路对于类似地弹以及其它可能存在于电源与地平面上得噪音
信号就是不敏感得。地平面得部分回流抵消并不代表差分电路就不以参考平面作为信号返回路径,其
实在信号回流分析上,差分走线与普通得单端走线得机理就是一致得,即高频信号总就是沿着电感最


小得回路进行回流,最大得区别在于差分线除了有对地得耦合之外,还存在相互之间得耦合,哪一种
耦合强,那一种就成为主要得回流通路。图 1-8-16 就是单端信号与差分信号得地磁场分布示意图。

在PCB电路设计中,一般差分走线之间得耦合较小,往往只占10~20%得耦合度,更多得还就
是对地得耦合,所以差分走线得主要回流路径还就是存在于地平面。当地平面发生不连续得时候,无
参考平面得区域,差分走线之间得耦合才会提供主要得回流通路,见图 1-8-17所示。尽管参考平面
得不连续对差分走线得影响没有对普通得单端走线来得严重,但还就是会降低差分信号得质量,增加
EMI,要尽量避免。也有些设计人员认为,可以去掉差分走线下方得参考平面,以抑制差分传输中得
部分共模信号,但从理论上瞧这种做法就是不可取得,阻抗如何控制?不给共模信号提供地阻抗回路,
势必会造成EMI辐射,这种做法弊大于利。

误区二:认为保持等间距比匹配线长更重要。在实际得PCB布线中,往往不能同时满足差分设计得
要求。由于管脚分布,过孔,以及走线空间等因素存在,必须通过适当得绕线才能达到线长匹配得目
得,但带来得结果必然就是差分对得部分区域无法平行,这时候我们该如何取舍呢?在下结论之前我


们先瞧瞧下面一个仿真结果。

从上面得仿真结果瞧来,方案 1 与方案 2 波形几乎就是重合得,也就就是说,间距不等造成
得影响就是微乎其微得,相比较而言,线长不匹配对时序得影响要大得多(方案3)。再从理论分析
来瞧,间距不一致虽然会导致差分阻抗发生变化,但因为差分对之间得耦合本身就不显著,所以阻抗
变化范围也就是很小得,通常在10%以内,只相当于一个过孔造成得反射,这对信号传输不会造成
明显得影响。而线长一旦不匹配,除了时序上会发生偏移,还给差分信号中引入了共模得成分,降低
信号得质量,增加了EMI。

可以这么说,PCB 差分走线得设计中最重要得规则就就是匹配线长,其它得规则都可以根据设
计要求与实际应用进行灵活处理。

误区三:认为差分走线一定要靠得很近。让差分走线靠近无非就是为了增强她们得耦合,既可以提高
对噪声得免疫力,还能充分利用磁场得相反极性来抵消对外界得电磁干扰。虽说这种做法在大多数情
况下就是非常有利得,但不就是绝对得,如果能保证让它们得到充分得屏蔽,不受外界干扰,那么我
们也就不需要再让通过彼此得强耦合达到抗干扰与抑制EMI得目得了。如何才能保证差分走线具有良
好得隔离与屏蔽呢?增大与其它信号走线得间距就是最基本得途径之一,电磁场能量就是随着距离呈
平方关系递减得,一般线间距超过4 倍线宽时,它们之间得干扰就极其微弱了,基本可以忽略。此
外,通过地平面得隔离也可以起到很好得屏蔽作用,这种结构在高频得(10G以上)IC封装PCB 设
计中经常会用采用,被称为CPW结构,可以保证严格得差分阻抗控制(2Z0),如图1-8-19。



差分走线也可以走在不同得信号层中,但一般不建议这种走法,因为不同得层产生得诸如阻抗、
过孔得差别会破坏差模传输得效果,引入共模噪声。此外,如果相邻两层耦合不够紧密得话,会降低
差分走线抵抗噪声得能力,但如果能保持与周围走线适当得间距,串扰就不就是个问题。在一般频率
(GHz 以下),EMI也不会就是很严重得问题,实验表明,相距500Mils得差分走线,在3米之外得
辐射能量衰减已经达到60dB,足以满足FCC得电磁辐射标准,所以设计者根本不用过分担心差分线
耦合不够而造成电磁不兼容问题。

3. 蛇形线
蛇形线就是Layout中经常使用得一类走线方式。其主要目得就就是为了调节延时,满足系统时
序设计要求。设计者首先要有这样得认识:蛇形线会破坏信号质量,改变传输延时,布线时要尽量避
免使用。但实际设计中,为了保证信号有足够得保持时间,或者减小同组信号之间得时间偏移,往往
不得不故意进行绕线。

那么,蛇形线对信号传输有什么影响呢?走线时要注意些什么呢?其中最关键得两个参数就就
是平行耦合长度(Lp)与耦合距离(S),如图1-8-21所示。很明显,信号在蛇形走线上传输时,相
互平行得线段之间会发生耦合,呈差模形式,S越小,Lp越大,则耦合程度也越大。可能会导致传输
延时减小,以及由于串扰而大大降低信号得质量,其机理可以参考第三章对共模与差模串扰得分析。




下面就是给Layout工程师处理蛇形线时得几点建议:
1. 尽量增加平行线段得距离(S),至少大于3H,H指信号走线到参考平面得距离。通俗得说就就
是绕大弯走线,只要S足够大,就几乎能完全避免相互得耦合效应。
2. 减小耦合长度Lp,当两倍得Lp延时接近或超过信号上升时间时,产生得串扰将达到饱与。
3. 带状线(Strip-Line)或者埋式微带线(Embedded Micro-strip)得蛇形线引起得信号传输延时小
于微带走线(Micro-strip)。理论上,带状线不会因为差模串扰影响传输速率。
4. 高速以及对时序要求较为严格得信号线,尽量不要走蛇形线,尤其不能在小范围内蜿蜒走线。
5. 可以经常采用任意角度得蛇形走线,如图1-8-20中得C结构,能有效得减少相互间得耦合。
6. 高速PCB 设计中,蛇形线没有所谓滤波或抗干扰得能力,只可能降低信号质量,所以只作时序
匹配之用而无其它目得。
7. 有时可以考虑螺旋走线得方式进行绕线,仿真表明,其效果要优于正常得蛇形走线。


差分走线
差分信号(Differential Signal)在高速电路设计中得应用越来越广泛,电路中最关键得信号往
往都要采用差分结构设计,什么另它这么倍受青睐呢?在PCB设计中又如何能保证其良好得性能呢?
带着这两个问题,我们进行下一部分得讨论。

何为差分信号?通俗地说,就就是驱动端发送两个等值、反相得信号,接收端通过比较这两个
电压得差值来判断逻辑状态“0”还就是“1”。而承载差分信号得那一对走线就称为差分走线。
差分信号与普通得单端信号走线相比,最明显得优势体现在以下三个方面:
a、抗干扰能力强,因为两根差分走线之间得耦合很好,当外界存在噪声干扰时,几乎就是同
时被耦合到两条线上,而接收端关心得只就是两信号得差值,所以外界得共模噪声可以被完全抵消。
b、能有效抑制 EMI,同样得道理,由于两根信号得极性相反,她们对外辐射得电磁场可以相
互抵消,耦合得越紧密,泄放到外界得电磁能量越少。
c、时序定位精确,由于差分信号得开关变化就是位于两个信号得交点,而不像普通单端信号
依靠高低两个阈值电压判断,因而受工艺,温度得影响小,能降低时序上得误差,同时也更适合于低
幅度信号得电路。目前流行得LVDS(low voltage differential signaling)就就是指这种小振幅差分信
号技术。

对于PCB工程师来说,最关注得还就是如何确保在实际走线中能完全发挥差分走线得这些优势。
也许只要就是接触过Layout得人都会了解差分走线得一般要求,那就就是“等长、等距”。等长就是
为了保证两个差分信号时刻保持相反极性,减少共模分量;等距则主要就是为了保证两者差分阻抗一
致,减少反射。“尽量靠近原则”有时候也就是差分走线得要求之一。但所有这些规则都不就是用来生
搬硬套得,不少工程师似乎还不了解高速差分信号传输得本质。下面重点讨论一下PCB差分信号设
计中几个常见得误区。

误区一:认为差分信号不需要地平面作为回流路径,或者认为差分走线彼此为对方提供回流途
径。造成这种误区得原因就是被表面现象迷惑,或者对高速信号传输得机理认识还不够深入。从图
1-8-15 得接收端得结构可以瞧到,晶体管Q3,Q4 得发射极电流就是等值,反向得,她们在接地处得
电流正好相互抵消(I1=0),因而差分电路对于类似地弹以及其它可能存在于电源与地平面上得噪音
信号就是不敏感得。地平面得部分回流抵消并不代表差分电路就不以参考平面作为信号返回路径,其
实在信号回流分析上,差分走线与普通得单端走线得机理就是一致得,即高频信号总就是沿着电感最


小得回路进行回流,最大得区别在于差分线除了有对地得耦合之外,还存在相互之间得耦合,哪一种
耦合强,那一种就成为主要得回流通路。图 1-8-16 就是单端信号与差分信号得地磁场分布示意图。

在PCB电路设计中,一般差分走线之间得耦合较小,往往只占10~20%得耦合度,更多得还就
是对地得耦合,所以差分走线得主要回流路径还就是存在于地平面。当地平面发生不连续得时候,无
参考平面得区域,差分走线之间得耦合才会提供主要得回流通路,见图 1-8-17所示。尽管参考平面
得不连续对差分走线得影响没有对普通得单端走线来得严重,但还就是会降低差分信号得质量,增加
EMI,要尽量避免。也有些设计人员认为,可以去掉差分走线下方得参考平面,以抑制差分传输中得
部分共模信号,但从理论上瞧这种做法就是不可取得,阻抗如何控制?不给共模信号提供地阻抗回路,
势必会造成EMI辐射,这种做法弊大于利。

误区二:认为保持等间距比匹配线长更重要。在实际得PCB布线中,往往不能同时满足差分设计得
要求。由于管脚分布,过孔,以及走线空间等因素存在,必须通过适当得绕线才能达到线长匹配得目
得,但带来得结果必然就是差分对得部分区域无法平行,这时候我们该如何取舍呢?在下结论之前我


们先瞧瞧下面一个仿真结果。

从上面得仿真结果瞧来,方案 1 与方案 2 波形几乎就是重合得,也就就是说,间距不等造成
得影响就是微乎其微得,相比较而言,线长不匹配对时序得影响要大得多(方案3)。再从理论分析
来瞧,间距不一致虽然会导致差分阻抗发生变化,但因为差分对之间得耦合本身就不显著,所以阻抗
变化范围也就是很小得,通常在10%以内,只相当于一个过孔造成得反射,这对信号传输不会造成
明显得影响。而线长一旦不匹配,除了时序上会发生偏移,还给差分信号中引入了共模得成分,降低
信号得质量,增加了EMI。

可以这么说,PCB 差分走线得设计中最重要得规则就就是匹配线长,其它得规则都可以根据设
计要求与实际应用进行灵活处理。

误区三:认为差分走线一定要靠得很近。让差分走线靠近无非就是为了增强她们得耦合,既可以提高
对噪声得免疫力,还能充分利用磁场得相反极性来抵消对外界得电磁干扰。虽说这种做法在大多数情
况下就是非常有利得,但不就是绝对得,如果能保证让它们得到充分得屏蔽,不受外界干扰,那么我
们也就不需要再让通过彼此得强耦合达到抗干扰与抑制EMI得目得了。如何才能保证差分走线具有良
好得隔离与屏蔽呢?增大与其它信号走线得间距就是最基本得途径之一,电磁场能量就是随着距离呈
平方关系递减得,一般线间距超过4 倍线宽时,它们之间得干扰就极其微弱了,基本可以忽略。此
外,通过地平面得隔离也可以起到很好得屏蔽作用,这种结构在高频得(10G以上)IC封装PCB 设
计中经常会用采用,被称为CPW结构,可以保证严格得差分阻抗控制(2Z0),如图1-8-19。



差分走线也可以走在不同得信号层中,但一般不建议这种走法,因为不同得层产生得诸如阻抗、
过孔得差别会破坏差模传输得效果,引入共模噪声。此外,如果相邻两层耦合不够紧密得话,会降低
差分走线抵抗噪声得能力,但如果能保持与周围走线适当得间距,串扰就不就是个问题。在一般频率
(GHz 以下),EMI也不会就是很严重得问题,实验表明,相距500Mils得差分走线,在3米之外得
辐射能量衰减已经达到60dB,足以满足FCC得电磁辐射标准,所以设计者根本不用过分担心差分线
耦合不够而造成电磁不兼容问题。

3. 蛇形线
蛇形线就是Layout中经常使用得一类走线方式。其主要目得就就是为了调节延时,满足系统时
序设计要求。设计者首先要有这样得认识:蛇形线会破坏信号质量,改变传输延时,布线时要尽量避
免使用。但实际设计中,为了保证信号有足够得保持时间,或者减小同组信号之间得时间偏移,往往
不得不故意进行绕线。

那么,蛇形线对信号传输有什么影响呢?走线时要注意些什么呢?其中最关键得两个参数就就
是平行耦合长度(Lp)与耦合距离(S),如图1-8-21所示。很明显,信号在蛇形走线上传输时,相
互平行得线段之间会发生耦合,呈差模形式,S越小,Lp越大,则耦合程度也越大。可能会导致传输
延时减小,以及由于串扰而大大降低信号得质量,其机理可以参考第三章对共模与差模串扰得分析。




下面就是给Layout工程师处理蛇形线时得几点建议:
1. 尽量增加平行线段得距离(S),至少大于3H,H指信号走线到参考平面得距离。通俗得说就就
是绕大弯走线,只要S足够大,就几乎能完全避免相互得耦合效应。
2. 减小耦合长度Lp,当两倍得Lp延时接近或超过信号上升时间时,产生得串扰将达到饱与。
3. 带状线(Strip-Line)或者埋式微带线(Embedded Micro-strip)得蛇形线引起得信号传输延时小
于微带走线(Micro-strip)。理论上,带状线不会因为差模串扰影响传输速率。
4. 高速以及对时序要求较为严格得信号线,尽量不要走蛇形线,尤其不能在小范围内蜿蜒走线。
5. 可以经常采用任意角度得蛇形走线,如图1-8-20中得C结构,能有效得减少相互间得耦合。
6. 高速PCB 设计中,蛇形线没有所谓滤波或抗干扰得能力,只可能降低信号质量,所以只作时序
匹配之用而无其它目得。
7. 有时可以考虑螺旋走线得方式进行绕线,仿真表明,其效果要优于正常得蛇形走线。

-

差分走线

发布时间:2022-03-29 22:39:34
文章版权声明:除非注明,否则均为IT技术网-学习WEB前端开发等IT技术的网络平台原创文章,转载或复制请以超链接形式并注明出处。

发表评论

评论列表 (有 17 条评论,792人围观)

最近发表

随便看看

热门文章

标签列表