全志A20-Vortex-C2核心板-LCD配置手册V1.1

文章描述:-2022年3月29日发(作者:金绍山)A20核心板LCD配置手册Co-1-Copyright©2013OcoccihtsReserved.nfidentialV1.1RevisionHistoryVersionv1.0Date2013-12-05Changescomparedtopreviousissue初建版本Co-2-Copyright©2013OcoccihtsReserved.nfide

-

全志A20-Vortex-C2核心板-LCD配置手册V1.12022年3月29日发(作者:金绍山)


A20核心板LCD配置手册
C
o
-
1
-
Copyright©2013
Ococci
htsReserved.
n
f
i
d
e
n
t
i
a
l
V1.1


RevisionHistory
Version
v1.0
Date
2013-12-05
Changescomparedtopreviousissue
初建版本
C
o
-
2
-
Copyright©2013
Ococci
htsReserved.
n
f
i
d
e
n
t
i
a
l


目录
1.
模块介绍
-----------------------------------------------------------------------------------------------5
1.1.
模块功能介绍
---------------------------------------------------------------------------------5
1.2.
源码结构介绍
---------------------------------------------------------------------------------5
2.
配置流程介绍
-----------------------------------------------------------------------------------5
2.1.
参数介绍
---------------------------------------------------------------------------------5

时序参数
-------------------------------------------------------------------------6

功能参数
-------------------------------------------------------------------------6
2.1.3.
电源背光及
IO------------------------------------------------------------------------6

阶段
LCD
配置
-----------------------------------------------------------------------7
2.2.1.
修改屏文件
--------------------------------------------------------------------------7
2.2.2.
编译
-----------------------------------------------------------------------------------7
2.2.3.
打包
-----------------------------------------------------------------------------------7

阶段
LCD
配置
------------------------------------------------------------------------7
2.3.1.
修改屏文件
--------------------------------------------------------------------------7
2.3.2.
编译
-----------------------------------------------------------------------------------7

驱动更新
-----------------------------------------------------------------------8

硬件参数说明
----------------------------------------------------------------------------------9

接口参数说明
--------------------------------------------------------------------------9
_if-----------------------------------------------------------------------------------9
_hv_if------------------------------------------------------------------------------9
_hv_s888_if-----------------------------------------------------------------------9
_hv_syuv_if-----------------------------------------------------------------------10
_cpu_if-----------------------------------------------------------------------------10
_lvds_ch----------------------------------------------------------------------------10
_lvds_bitwidth--------------------------------------------------------------------10
_lvds_mode------------------------------------------------------------------------10

时序参数说明
--------------------------------------------------------------------------12
_x-----------------------------------------------------------------------------------12
_y-----------------------------------------------------------------------------------12
_ht----------------------------------------------------------------------------------12
_hbp--------------------------------------------------------------------------------12
_hspw------------------------------------------------------------------------------12
_vt----------------------------------------------------------------------------------12
_vbp--------------------------------------------------------------------------------13
_vspw------------------------------------------------------------------------------13
_dclk_freq-------------------------------------------------------------------------13
C
o
n
f
i
d
e
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l
-
3
-


C
o
-
4
-
Copyright©2013
Ococci
htsReserved.
n
f
i
d
e

其他参数说明
--------------------------------------------------------------------------13
_pwm_freq-------------------------------------------------------------------------13
_pwm_pol--------------------------------------------------------------------------13
_frm--------------------------------------------------------------------------------14


IO
说明
-------------------------------------------------------------------------15
_power-----------------------------------------------------------------------------15
_bl_en------------------------------------------------------------------------------15
_pwm-------------------------------------------------------------------------------15
4.
附录
----------------------------------------------------------------------------------------------------15
4.1.A20

HVParallelRGB

----------------------------------------------------------------15
tic------------------------------------------------------------------------------15
_------------------------------------------------------------------------17
4.2.A20.

LVDSDualLink

----------------------------------------------------------------19
tic------------------------------------------------------------------------------19
_------------------------------------------------------------------------21
4.3.A20+SSD2828

DSI

-------------------------------------------------------------------23
tic------------------------------------------------------------------------------23
_-----------------------------------------------------------------------24
4.4.
电源和背光
----------------------------------------------------------------------------------26
n
t
i
a
l


1.
模块介绍
介绍本模块的模块功能,基本配置,目标代码的文件目录组织形式以及相关的硬件
介绍。
1.1.模块功能介绍
1-1
所示。
PD口输出,LCD1从PA口输出。
都是从
PD10-PD19
口输出。
A20有两路显示系统,支持双屏输出。支持的LCD屏接口形式及最大分辨率如表
并行数据输出,
TTL
电平的屏接口,如
HVRGB
接口和
CPUI80
接口,
LCD0

串行输出,差分信号的屏接口,如
LVDS
接口,
LVDS0

PD0-PD9
输出,
LVDS1
其他接口形式输出;其他接口形式任意组合的双屏输出都支持。
1.2.源码结构介绍
licheelinux-3.3driversvideosun7ilcd
C
o
2.
配置流程介绍
2.1.参数介绍
-
5
-
Copyright©2013
Ococci
htsReserved.
n
f
i
d
e
如果一路输出使用
DualLinkLVDS
,占用了
LVDS
的所有引脚,另外一路只能使用
n
t
i
a
l



时序参数
参考对应的LCD屏规格书,在满足A20的LCD控制器条件下,配置LCD时序参
数。参数详细说明详见
“2.2LCD
时序参数说明


A20LCD
时序参数总共有
9
个。
lcd_x

lcd_y

lcd_ht

lcd_hbp

lcd_hspw

lcd_vt

lcd_vbp

lcd_vspw

lcd_dclk_freq

a

lcd_hbp>lcd_hspw;
c

lcd_vbp>lcd_vspw;

A20

LCD
控制器中,必须满足如下条件:
b、lcd_ht>lcd_x×cycle+lcd_hbp,即是lcd_hfp>0;cycle为每个pixel的cycle数;
d

lcd_vt>lcd_y+lcd_vbp
;即是
lcd_vfp>0.
hbp在部分屏规格书的定义中并不包括hspw。这种情况下,要正确配置A20的LCD
控制器,
hbp(A20)=hbp(panel)+hspw(panel)

vbp
的定义同
hbp


功能参数
配置
LCD_FRM

LCD_GAMMA

LCD_CMAP
参数。
建议
lcd_frm=2


LCD
像素的格式为
RGB666
,建议
lcd_frm=1
;若
LCD
像素的格式为
RGB565


LCD
屏需要
Gamma
校正,配置
lcd_gamma_en=1

lcd_gamma_tbl


LCD

RGB
需重新排列,配置
lcd_cmap_en=1

lcd_cmap_tbl

详细说明请参见“2.3LCD其他参数说明”。
2.1.3.
电源背光及
IO
C
o

IO
说明


PA
口,功能选择为
3

根据实际方案的设计原理图配置电源背光及相应IO,详细说明请参见“2.4POWER
背光参数:
lcd_pwm_freq

lcd_pwm_pol

lcd_pwm_max_limit

电源背光IO:lcd_power(默认power2),lcd_pwm,lcd_bl_en;
LCD
初始化
IO

lcd_gpio_x
:详细说明请参见
“2.4.4”

LCDPI:lcdd0~lcdd23,lcddclk,lcdde,lcdhsync,lcdvsync

LCDPI
配置,所有
LCD接口屏都必须配置LCDPI。LCD0配置为PD口,功能选择为2;LCD1配置为
n
f
i
d
e
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l
-
6
-


阶段LCD配置
2.2.1.
修改屏文件
..licheelinux-3.3driversvideosun7ilcdlcd0_panel_
..licheelinux-3.3driversvideosun7ilcdlcd1_panel_
2.2.2.
编译
使用
puttylogin
,执行
$cd~exdroidlichee
$.-psun7i_android
2.2.3.打包
如果是Linux固件,执行
$cd~exdroidlichee;
$.
如果是android固件,执行
$cd~exdroidandroid4.2.2;
$pack
阶段LCD配置
2.3.1.
修改屏文件
C
o
2.3.2.
编译
…bootboot1driverdrv_dede_bsplcdlcd0_panel_
…bootboot1driverdrv_dede_bsplcdlcd1_panel_
使用
puttylogin
,执行
$cd~exdroidlicheebootboot1driverdrv_de;
$makeclean;
$make
生成
drv_
,位于
:
…licheetoolspackchipssun7iwbootbootfsdrv_
n
f
i
d
e
-
7
-
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l



驱动更新
有两种方法,一种方法是打包重新升级:
$cd~exdroidandroid4.2.2;
$pack
一种方法是直接替换小机里
drv_

方法是先断电,接上串口,接上
USB
线,按住
PC
键盘的
”1”
然后开机,会进入
U
盘模式。这时打印信息如图
1-1
所示。

…wbootbootfsdrv_
文件拷贝进名称为
”Volumn”
的磁盘里
,
如图
1-2
所示。
最后重启系统,完成
drv_
的更新。
C
o
-
8
-
Copyright©2013
Ococci
htsReserved.
n
f
i
d
e
n
t
i
a
l



硬件参数说明
接口参数说明
_if
LcdInterface
设置相应值的对应含义为:
0

HVRGB
接口
1

CPUI80
接口
2

Reserved
3

LVDS
接口
4

DSI
接口
LcdHVpanelInterface
这个参数只有在
lcd_if=0
时才有效。定义
RGB
同步屏下的几种接口类型。
设置相应值的对应含义为:
0

ParallelRGB
8

SerialRGB
10

DummyRGB
11

RGBDummy
12

SerialYUV(CCIR656)
_hv_s888_if
LcdHVpanelSerialRGBoutputSequence
这个参数只有在lcd_if=0且lcd_hv_if=1(SerialRGB)时才有效。
定义奇数行RGB输出的顺序
0:OddlinesR→G→B;EvenlineR→G→B
1:OddlinesB→R→G;EvenlineR→G→B
2:OddlinesG→B→R;EvenlineR→G→B
4:OddlinesR→G→B;EvenlineB→R→G
5:OddlinesB→R→G;EvenlineB→R→G
6:OddlinesG→B→R;EvenlineB→R→G
8:OddlinesR→G→B;EvenlineG→B→R
9:OddlinesB→R→G;EvenlineG→B→R
10:OddlinesG→B→R

EvenlineG→B→R
C
o
n
f
i
d
e
_hv_if
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l
-
9
-


_hv_syuv_if
LcdHVpanelSerialYUVoutputSequence
这个参数只有在lcd_if=0且lcd_hv_if=2(SerialYUV)时才有效。
定义
YUV
输出格式
0

YUYV
1

YVYU
2

UYVY
3:VYUY
_cpu_if
_lvds_ch
LcdLVDSpanelInterface
设置相应值的对应含义为:
0

SingleLink
1

DualLink
LVDS
接口的
LCD
屏,定义
1clockpair+34datapair
,为
1

link
。若有
2clockpair

则为
duallink

_lvds_bitwidth
C
o
_lvds_mode
LcdLVDSpanelcolordepth
设置相应值对应含义为:
0:8bitpercolor
1:6bitpercolor
若每link有4datapair,则为8bitpercolor,若每link有3datapair,则为6bitpercolor。
LcdLVDSMode
这个参数只有在
lcd_lvds_bitwidth=0
时才有效
n
f
i
d
e
LcdCPUpanelInterface
这个参数只有在
lcd_if=1
时才有效。
设置相应值的对应含义为:
0

18bit1cycleparallel(RGB666)
4

16bit1cycleparallel(RGB565)
6

18bit3cycleparallel(RGB666)
7

16bit2cycleparallel(RGB565)
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l
-
10
-


设置相应值对应含义为:
0

Smode
1

JEIDAmode
Smode

JEIDAmode
的定义如图
2-1

C
o
n
f
i
d
e

2-1LVDSJEDIAmodeandSmode
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l
-
11
-


时序参数说明
显示屏的水平像素点
_y
显示屏的垂直像素点
_ht
HorizontalTotaltime
指一行总的
dclk

cycle
个数。见图
2-2

_hbp
HorizontalBackPorch
指有效行间,行同步信号(
hsync
)开始,到有效数据开始之间的
dclk

cycle
个数,包
括同步信号区。见图
2-2

C
o
_hspw
_vt
HorizontalSyncPulseWidth
指行同步信号的宽度。单位为1个dclk的时间(即是1个datacycle的时间)。见图
2-2。
VerticalTotaltime
指一场的总行数。见图
2-3

n
f
i
d
e

2-2
水平方向时序信号图
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l
-
12
-
_x



2-3
垂直方向时序信号图
_vbp
VerticalBackPorch
指场同步信号(
vsync
)开始,到有效数据行开始之间的行数,包括场同步信号区。
见图
2-3

_vspw
_dclk_freq
DataClockFrequency

PI
总线上数据的传送频率。单位为
MHz
屏幕刷新帧数
=(lcd_dclk_freq×1000×1000)(ht×vt)
其他参数说明
_pwm_freq
C
o
_pwm_pol
LcdbacklightPWMFrequency
这个参数配置
PWM
信号的频率,单位为
Hz

A20PWM
的配置范围为
100Hz-100,000Hz

LcdbacklightPWMPolarity
这个参数配置PWM信号的占空比的极性。设置相应值对应含义为:
0:activehigh
1:activelow
n
f
i
d
e
VerticalSyncPulseWidth
指场同步信号的宽度。单位为行。见图
2-3

Copyright©2013
Ococci
htsReserved.
n
t
i
a
l
-
13
-


_frm
LcdFrameRateModulator
FRM是解决由于PI减少导致的深问题。
这个参数设置相应值对应含义为:
0

RGB888→RGB888direct
1

RGB888→RGB666dither
2

RGB888→RGB565dither
有些LCD屏的像素格式是18bit深(RGB666)或16bit深(RGB565),建议打
开FRM功能,通过dither的方式弥补深,使显示达到24bit深(RGB888)的效果。
如图2-4和图2-5,上图是深为RGB66的LCD屏显示,下图是打开dither后的显示,
打开dither后彩渐变的地方过度平滑。
C
o
-
14
-
Copyright©2013
Ococci
htsReserved.
n
f
i
d
e
n
t
i
a
l


及IO说明
_power
_bl_en
_pwm
示例:lcd_pwm=port:PB02<2><0>
含义:PB02输出PWM信号。
A20方案固定PB02为PWM信号输出引脚。建议使用此默认配置。
4.
附录
C
o
tic
4.1.A20与HVParallelRGB屏
HVParallelRGB
屏有
2418

dataio
,有
dclk

hsync

vsync

de
四个
ctrlio
。如图
4-1
是一个典型
HVParallelRGB
屏的模组规格书的引脚定义。
A20
与该
LCD
屏的引脚
连接可参考图
4-2

n
f
i
d
e
示例:
lcd_bl_en=port:PH07<1><0><1>
含义:
lcd_power
引脚为
PH07

PH07
输出高电平时打开
LCD
背光;上下拉不使能。
第一个尖括号:功能分配;
1
为输出;
第二个尖括号:内置电阻;使用
0
的话,标示内部电阻高阻态,如果是
1
则是内部
电阻上拉,
2
就代表内部电阻下拉。使用
default
的话代表默认状态,即电阻上拉。其它
数据无效。
第三个尖括号:驱动能力;
default
表驱动能力是等级
1
第四个尖括号:输出有效所需电平;
LCD
背光工作时的电平,
0
为低电平,
1
为高
电平。
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l
-
15
-
示例:
lcd_power=port:power2<1><0><1>
含义:
LCD
的供电定义
gpio
控制。


C
o
n
f
i
d
e

4-1HVParallelRGB
屏的引脚定义
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l
-
16
-


C
o
_

LCD
屏的参数如图
4-3
。从中,确定
A20

LCD
时序参数。如下:
lcd_dclk_freq=33

lcd_x=Horizontaldisplayarea=800

lcd_y=Verticaldisplayarea=480

n
f
i
d
e

4-2A20

HVParallelRGB
屏连接图
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l
-
17
-


n
f
i
d
e
HVParallelRGB
屏参数
=33
=800
=480
=928
=88
=48
=1050
C
o
lcd_dclk_freq
lcd_x
lcd_y
lcd_ht
llcd_hbp
lcd_hspw
lcd_vt
lcd_if=0
lcd_hv_if=0
lcd_hv_clk_phase=0
lcd_hv_sync_polarity=0
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l

4-3
lcd_ht=HSYCperiodarea=928

lcd_hbp=HSYCbackporch+HSYCwidth=40+48=88

lcd_hspw=HSYCwidth=48

lcd_vt=VSYCperiodarea=525x2

lcd_vbp=VSYCbackporch+VSYCwidth=29+3=32

lcd_vspw=VSYCwidth=3


LCD
屏对应的
sys_
的配置如下。因该
LCD
屏无需屏的初始化操作,使
用默认的
lcd0_panel_
文件。
-
18
-


lcd_vbp
lcd_vspw
lcdd0
lcdd1
lcdd2
lcdd3
lcdd4
lcdd5
lcdd6
lcdd7
lcdd8
lcdd9
lcdd10
lcdd11
lcdd12
lcdd13
lcdd14
lcdd15
lcdd16
lcdd17
lcdd18
lcdd19
lcdd20
lcdd21
lcdd22
lcdd23
lcdclk
lcdde
lcdhsync
lcdvsync
=32
=3
=port:PD00<2><0><3>
=port:PD01<2><0><3>
=port:PD02<2><0><3>
=port:PD03<2><0><3>
=port:PD04<2><0><3>
=port:PD05<2><0><3>
=port:PD06<2><0><3>
=port:PD07<2><0><3>
=port:PD08<2><0><3>
=port:PD09<2><0><3>
=port:PD10<2><0><3>
=port:PD11<2><0><3>
=port:PD12<2><0><3>
=port:PD13<2><0><3>
=port:PD14<2><0><3>
=port:PD15<2><0><3>
=port:PD16<2><0><3>
=port:PD17<2><0><3>
=port:PD18<2><0><3>
=port:PD19<2><0><3>
=port:PD20<2><0><3>
=port:PD21<2><0><3>
=port:PD22<2><0><3>
=port:PD23<2><0><3>
=port:PD24<2><0><3>
=port:PD25<2><0><3>
=port:PD26<2><0><3>
=port:PD27<2><0><3>
C
o
tic
4.2.A20与LVDSDualLink屏
A20
与该
LCD
如图
4-12
是一个典型
LVDSSingleLink
屏的模组规格书的引脚定义。
屏的引脚连接可参考图
4-13.
n
f
i
d
e
-
19
-
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l


C
o
-
20
-
Copyright©2013
Ococci
htsReserved.
n
f
i
d
e
n
t
i
a
l



4-12LVDSDualLink
屏引脚定义
C
o
_

LCD
屏每个
Link
各有
4datapair
,为
24bit
深,格式如图
4-14
,为
JEIDA
模式。

lcd_lvds_colordepth=0

lcd_lvds_mode=1


LCD
屏参数如图
4-15
所示。在该
LCD
屏中,
clockfrequency

HorizontalPeriod
指的单个
link
上的时钟频率和
cycle
个数。

A20
中,
lcd_dclk_freq

lcd_ht
是指两个
link
合并后的时钟频率和
cycle
个数。故
lcd_dclk_freq=76.36x2=153

lcd_ht=1050x2=2100

n
f
i
d
e
Copyright©2013
Ococci
htsReserved.

4-13A20

LVDSDualLink
屏连接图
n
t
i
a
l
-
21
-


sys_
文件中配置如下。
图4-14LVDSDualLink屏数据排布格式
C
o
lcd_dclk_freq
lcd_x
lcd_y
lcd_ht
lcd_hbp
lcd_hspw
lcd_vt
=153
=1920
=1200
=2100
=20
=10
=2424
lcd_if=3
lcd_lvds_if=1
lcd_lvds_colordepth=0
lcd_lvds_mode=0
n
f
i
d
e
图4-15LVDSDualLink屏参数
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l
-
22
-


lcd_vbp
lcd_vspw
lcdd0
lcdd1
lcdd2
lcdd3
lcdd4
lcdd5
lcdd6
lcdd7
lcdd8
lcdd9
lcdd10
lcdd11
lcdd12
lcdd13
lcdd14
lcdd15
lcdd16
lcdd17
lcdd18
lcdd19
=10
=5
=port:PD00<3><0>
=port:PD01<3><0>
=port:PD02<3><0>
=port:PD03<3><0>
=port:PD04<3><0>
=port:PD05<3><0>
=port:PD06<3><0>
=port:PD07<3><0>
=port:PD08<3><0>
=port:PD09<3><0>
=port:PD10<3><0>
=port:PD11<3><0>
=port:PD12<3><0>
=port:PD13<3><0>
=port:PD14<3><0>
=port:PD15<3><0>
=port:PD16<3><0>
=port:PD17<3><0>
=port:PD18<3><0>
=port:PD19<3><0>
4.3.A20+SSD2828与DSI屏
tic
C
o
MIPIDSI
屏分为
Videomode

Commandmode
两种。两种模式的使用一样的
PI
定义,都具有
1clockpair

datapair



1

2

3

4

CLK

DDR
,在上下沿对
DATA
采样。
如图
4-16
是一个典型
DSIVideoMode
屏的模组规格书的引脚定义。
A20
与该
LCD
屏的引脚连接可参考图
4-17

n
f
i
d
e
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l
-
23
-


Clock pair
Data pair
C
o
_
=4
,该
LCD
屏具有
4pairdata
,像素格式为
RGB888
,故
lcd_dsi_lane
lcd_dsi_format=0


LCD
屏参数如图
4-18
所示。时序参数配置与
LVDS
类似。注意
DSI
屏中,须满
n
f
i
d
e
Copyright©2013
Ococci
htsReserved.

4-16MIPIDSIVideoMode
引脚定义

4-17A20+SSD2828

MIPIDSIVideoMode
连接图
n
t
i
a
l
-
24
-



lcd_hbp>40

lcd_vbp>10

DSI
屏无须配置
LCDIO

sys_
文件配置如下。

4-18MIPIDSIVideoMode
屏参数
C
o
lcd_if
lcd_hbp
lcd_ht
lcd_vbp
lcd_vt
lcd_vspw
lcd_hspw
lcd_hv_if
lcd_hv_smode
lcd_hv_s888_if
lcd_hv_syuv_if
lcd_lvds_ch
lcd_lvds_mode
lcd_lvds_bitwidth
lcd_lvds_io_cross
lcd_cpu_if
lcd_frm
lcd_io_cfg0
=4
=128
=948
=80
=2280
=50
=64
=0
=0
=0
=0
=0
=0
=0
=0
=0
=1
=0x04000000
n
f
i
d
e
-
25
-
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l


4.4.电源和背光
LCD
供电,在
A20
方案中,使用
gpio
控制。
LCD
背光,常见有三种电路,如图
A
电路中,
PWM
占空比越高,背光越暗,配置
lcd_pwm_pol=1
,为反极性。建议
lcd_pwm_freq=50000
,须配置
lcd_bl_en

lcd_pwm
两个
PI

B
电路中,
PWM
占空比越高,背光越亮,配置
lcd_pwm_pol=0
,为正极性。
lcd_pwm_freq
频率由背光
IC
决定;须配置
lcd_pwm
一个
PI

C
电路中,
PWM
占空比越高,背光越亮,配置
lcd_pwm_pol=0
,为正极性。
lcd_pwm_freq
频率由
LCD
屏决定;一般须配置
lcd_bl_en

lcd_pwm
两个
PI

C
o
-
26
-
Copyright©2013
Ococci
htsReserved.
n
f
i
d
e
n
t
i
a
l


A20核心板LCD配置手册
C
o
-
1
-
Copyright©2013
Ococci
htsReserved.
n
f
i
d
e
n
t
i
a
l
V1.1


RevisionHistory
Version
v1.0
Date
2013-12-05
Changescomparedtopreviousissue
初建版本
C
o
-
2
-
Copyright©2013
Ococci
htsReserved.
n
f
i
d
e
n
t
i
a
l


目录
1.
模块介绍
-----------------------------------------------------------------------------------------------5
1.1.
模块功能介绍
---------------------------------------------------------------------------------5
1.2.
源码结构介绍
---------------------------------------------------------------------------------5
2.
配置流程介绍
-----------------------------------------------------------------------------------5
2.1.
参数介绍
---------------------------------------------------------------------------------5

时序参数
-------------------------------------------------------------------------6

功能参数
-------------------------------------------------------------------------6
2.1.3.
电源背光及
IO------------------------------------------------------------------------6

阶段
LCD
配置
-----------------------------------------------------------------------7
2.2.1.
修改屏文件
--------------------------------------------------------------------------7
2.2.2.
编译
-----------------------------------------------------------------------------------7
2.2.3.
打包
-----------------------------------------------------------------------------------7

阶段
LCD
配置
------------------------------------------------------------------------7
2.3.1.
修改屏文件
--------------------------------------------------------------------------7
2.3.2.
编译
-----------------------------------------------------------------------------------7

驱动更新
-----------------------------------------------------------------------8

硬件参数说明
----------------------------------------------------------------------------------9

接口参数说明
--------------------------------------------------------------------------9
_if-----------------------------------------------------------------------------------9
_hv_if------------------------------------------------------------------------------9
_hv_s888_if-----------------------------------------------------------------------9
_hv_syuv_if-----------------------------------------------------------------------10
_cpu_if-----------------------------------------------------------------------------10
_lvds_ch----------------------------------------------------------------------------10
_lvds_bitwidth--------------------------------------------------------------------10
_lvds_mode------------------------------------------------------------------------10

时序参数说明
--------------------------------------------------------------------------12
_x-----------------------------------------------------------------------------------12
_y-----------------------------------------------------------------------------------12
_ht----------------------------------------------------------------------------------12
_hbp--------------------------------------------------------------------------------12
_hspw------------------------------------------------------------------------------12
_vt----------------------------------------------------------------------------------12
_vbp--------------------------------------------------------------------------------13
_vspw------------------------------------------------------------------------------13
_dclk_freq-------------------------------------------------------------------------13
C
o
n
f
i
d
e
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l
-
3
-


C
o
-
4
-
Copyright©2013
Ococci
htsReserved.
n
f
i
d
e

其他参数说明
--------------------------------------------------------------------------13
_pwm_freq-------------------------------------------------------------------------13
_pwm_pol--------------------------------------------------------------------------13
_frm--------------------------------------------------------------------------------14


IO
说明
-------------------------------------------------------------------------15
_power-----------------------------------------------------------------------------15
_bl_en------------------------------------------------------------------------------15
_pwm-------------------------------------------------------------------------------15
4.
附录
----------------------------------------------------------------------------------------------------15
4.1.A20

HVParallelRGB

----------------------------------------------------------------15
tic------------------------------------------------------------------------------15
_------------------------------------------------------------------------17
4.2.A20.

LVDSDualLink

----------------------------------------------------------------19
tic------------------------------------------------------------------------------19
_------------------------------------------------------------------------21
4.3.A20+SSD2828

DSI

-------------------------------------------------------------------23
tic------------------------------------------------------------------------------23
_-----------------------------------------------------------------------24
4.4.
电源和背光
----------------------------------------------------------------------------------26
n
t
i
a
l


1.
模块介绍
介绍本模块的模块功能,基本配置,目标代码的文件目录组织形式以及相关的硬件
介绍。
1.1.模块功能介绍
1-1
所示。
PD口输出,LCD1从PA口输出。
都是从
PD10-PD19
口输出。
A20有两路显示系统,支持双屏输出。支持的LCD屏接口形式及最大分辨率如表
并行数据输出,
TTL
电平的屏接口,如
HVRGB
接口和
CPUI80
接口,
LCD0

串行输出,差分信号的屏接口,如
LVDS
接口,
LVDS0

PD0-PD9
输出,
LVDS1
其他接口形式输出;其他接口形式任意组合的双屏输出都支持。
1.2.源码结构介绍
licheelinux-3.3driversvideosun7ilcd
C
o
2.
配置流程介绍
2.1.参数介绍
-
5
-
Copyright©2013
Ococci
htsReserved.
n
f
i
d
e
如果一路输出使用
DualLinkLVDS
,占用了
LVDS
的所有引脚,另外一路只能使用
n
t
i
a
l



时序参数
参考对应的LCD屏规格书,在满足A20的LCD控制器条件下,配置LCD时序参
数。参数详细说明详见
“2.2LCD
时序参数说明


A20LCD
时序参数总共有
9
个。
lcd_x

lcd_y

lcd_ht

lcd_hbp

lcd_hspw

lcd_vt

lcd_vbp

lcd_vspw

lcd_dclk_freq

a

lcd_hbp>lcd_hspw;
c

lcd_vbp>lcd_vspw;

A20

LCD
控制器中,必须满足如下条件:
b、lcd_ht>lcd_x×cycle+lcd_hbp,即是lcd_hfp>0;cycle为每个pixel的cycle数;
d

lcd_vt>lcd_y+lcd_vbp
;即是
lcd_vfp>0.
hbp在部分屏规格书的定义中并不包括hspw。这种情况下,要正确配置A20的LCD
控制器,
hbp(A20)=hbp(panel)+hspw(panel)

vbp
的定义同
hbp


功能参数
配置
LCD_FRM

LCD_GAMMA

LCD_CMAP
参数。
建议
lcd_frm=2


LCD
像素的格式为
RGB666
,建议
lcd_frm=1
;若
LCD
像素的格式为
RGB565


LCD
屏需要
Gamma
校正,配置
lcd_gamma_en=1

lcd_gamma_tbl


LCD

RGB
需重新排列,配置
lcd_cmap_en=1

lcd_cmap_tbl

详细说明请参见“2.3LCD其他参数说明”。
2.1.3.
电源背光及
IO
C
o

IO
说明


PA
口,功能选择为
3

根据实际方案的设计原理图配置电源背光及相应IO,详细说明请参见“2.4POWER
背光参数:
lcd_pwm_freq

lcd_pwm_pol

lcd_pwm_max_limit

电源背光IO:lcd_power(默认power2),lcd_pwm,lcd_bl_en;
LCD
初始化
IO

lcd_gpio_x
:详细说明请参见
“2.4.4”

LCDPI:lcdd0~lcdd23,lcddclk,lcdde,lcdhsync,lcdvsync

LCDPI
配置,所有
LCD接口屏都必须配置LCDPI。LCD0配置为PD口,功能选择为2;LCD1配置为
n
f
i
d
e
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l
-
6
-


阶段LCD配置
2.2.1.
修改屏文件
..licheelinux-3.3driversvideosun7ilcdlcd0_panel_
..licheelinux-3.3driversvideosun7ilcdlcd1_panel_
2.2.2.
编译
使用
puttylogin
,执行
$cd~exdroidlichee
$.-psun7i_android
2.2.3.打包
如果是Linux固件,执行
$cd~exdroidlichee;
$.
如果是android固件,执行
$cd~exdroidandroid4.2.2;
$pack
阶段LCD配置
2.3.1.
修改屏文件
C
o
2.3.2.
编译
…bootboot1driverdrv_dede_bsplcdlcd0_panel_
…bootboot1driverdrv_dede_bsplcdlcd1_panel_
使用
puttylogin
,执行
$cd~exdroidlicheebootboot1driverdrv_de;
$makeclean;
$make
生成
drv_
,位于
:
…licheetoolspackchipssun7iwbootbootfsdrv_
n
f
i
d
e
-
7
-
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l



驱动更新
有两种方法,一种方法是打包重新升级:
$cd~exdroidandroid4.2.2;
$pack
一种方法是直接替换小机里
drv_

方法是先断电,接上串口,接上
USB
线,按住
PC
键盘的
”1”
然后开机,会进入
U
盘模式。这时打印信息如图
1-1
所示。

…wbootbootfsdrv_
文件拷贝进名称为
”Volumn”
的磁盘里
,
如图
1-2
所示。
最后重启系统,完成
drv_
的更新。
C
o
-
8
-
Copyright©2013
Ococci
htsReserved.
n
f
i
d
e
n
t
i
a
l



硬件参数说明
接口参数说明
_if
LcdInterface
设置相应值的对应含义为:
0

HVRGB
接口
1

CPUI80
接口
2

Reserved
3

LVDS
接口
4

DSI
接口
LcdHVpanelInterface
这个参数只有在
lcd_if=0
时才有效。定义
RGB
同步屏下的几种接口类型。
设置相应值的对应含义为:
0

ParallelRGB
8

SerialRGB
10

DummyRGB
11

RGBDummy
12

SerialYUV(CCIR656)
_hv_s888_if
LcdHVpanelSerialRGBoutputSequence
这个参数只有在lcd_if=0且lcd_hv_if=1(SerialRGB)时才有效。
定义奇数行RGB输出的顺序
0:OddlinesR→G→B;EvenlineR→G→B
1:OddlinesB→R→G;EvenlineR→G→B
2:OddlinesG→B→R;EvenlineR→G→B
4:OddlinesR→G→B;EvenlineB→R→G
5:OddlinesB→R→G;EvenlineB→R→G
6:OddlinesG→B→R;EvenlineB→R→G
8:OddlinesR→G→B;EvenlineG→B→R
9:OddlinesB→R→G;EvenlineG→B→R
10:OddlinesG→B→R

EvenlineG→B→R
C
o
n
f
i
d
e
_hv_if
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l
-
9
-


_hv_syuv_if
LcdHVpanelSerialYUVoutputSequence
这个参数只有在lcd_if=0且lcd_hv_if=2(SerialYUV)时才有效。
定义
YUV
输出格式
0

YUYV
1

YVYU
2

UYVY
3:VYUY
_cpu_if
_lvds_ch
LcdLVDSpanelInterface
设置相应值的对应含义为:
0

SingleLink
1

DualLink
LVDS
接口的
LCD
屏,定义
1clockpair+34datapair
,为
1

link
。若有
2clockpair

则为
duallink

_lvds_bitwidth
C
o
_lvds_mode
LcdLVDSpanelcolordepth
设置相应值对应含义为:
0:8bitpercolor
1:6bitpercolor
若每link有4datapair,则为8bitpercolor,若每link有3datapair,则为6bitpercolor。
LcdLVDSMode
这个参数只有在
lcd_lvds_bitwidth=0
时才有效
n
f
i
d
e
LcdCPUpanelInterface
这个参数只有在
lcd_if=1
时才有效。
设置相应值的对应含义为:
0

18bit1cycleparallel(RGB666)
4

16bit1cycleparallel(RGB565)
6

18bit3cycleparallel(RGB666)
7

16bit2cycleparallel(RGB565)
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l
-
10
-


设置相应值对应含义为:
0

Smode
1

JEIDAmode
Smode

JEIDAmode
的定义如图
2-1

C
o
n
f
i
d
e

2-1LVDSJEDIAmodeandSmode
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l
-
11
-


时序参数说明
显示屏的水平像素点
_y
显示屏的垂直像素点
_ht
HorizontalTotaltime
指一行总的
dclk

cycle
个数。见图
2-2

_hbp
HorizontalBackPorch
指有效行间,行同步信号(
hsync
)开始,到有效数据开始之间的
dclk

cycle
个数,包
括同步信号区。见图
2-2

C
o
_hspw
_vt
HorizontalSyncPulseWidth
指行同步信号的宽度。单位为1个dclk的时间(即是1个datacycle的时间)。见图
2-2。
VerticalTotaltime
指一场的总行数。见图
2-3

n
f
i
d
e

2-2
水平方向时序信号图
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l
-
12
-
_x



2-3
垂直方向时序信号图
_vbp
VerticalBackPorch
指场同步信号(
vsync
)开始,到有效数据行开始之间的行数,包括场同步信号区。
见图
2-3

_vspw
_dclk_freq
DataClockFrequency

PI
总线上数据的传送频率。单位为
MHz
屏幕刷新帧数
=(lcd_dclk_freq×1000×1000)(ht×vt)
其他参数说明
_pwm_freq
C
o
_pwm_pol
LcdbacklightPWMFrequency
这个参数配置
PWM
信号的频率,单位为
Hz

A20PWM
的配置范围为
100Hz-100,000Hz

LcdbacklightPWMPolarity
这个参数配置PWM信号的占空比的极性。设置相应值对应含义为:
0:activehigh
1:activelow
n
f
i
d
e
VerticalSyncPulseWidth
指场同步信号的宽度。单位为行。见图
2-3

Copyright©2013
Ococci
htsReserved.
n
t
i
a
l
-
13
-


_frm
LcdFrameRateModulator
FRM是解决由于PI减少导致的深问题。
这个参数设置相应值对应含义为:
0

RGB888→RGB888direct
1

RGB888→RGB666dither
2

RGB888→RGB565dither
有些LCD屏的像素格式是18bit深(RGB666)或16bit深(RGB565),建议打
开FRM功能,通过dither的方式弥补深,使显示达到24bit深(RGB888)的效果。
如图2-4和图2-5,上图是深为RGB66的LCD屏显示,下图是打开dither后的显示,
打开dither后彩渐变的地方过度平滑。
C
o
-
14
-
Copyright©2013
Ococci
htsReserved.
n
f
i
d
e
n
t
i
a
l


及IO说明
_power
_bl_en
_pwm
示例:lcd_pwm=port:PB02<2><0>
含义:PB02输出PWM信号。
A20方案固定PB02为PWM信号输出引脚。建议使用此默认配置。
4.
附录
C
o
tic
4.1.A20与HVParallelRGB屏
HVParallelRGB
屏有
2418

dataio
,有
dclk

hsync

vsync

de
四个
ctrlio
。如图
4-1
是一个典型
HVParallelRGB
屏的模组规格书的引脚定义。
A20
与该
LCD
屏的引脚
连接可参考图
4-2

n
f
i
d
e
示例:
lcd_bl_en=port:PH07<1><0><1>
含义:
lcd_power
引脚为
PH07

PH07
输出高电平时打开
LCD
背光;上下拉不使能。
第一个尖括号:功能分配;
1
为输出;
第二个尖括号:内置电阻;使用
0
的话,标示内部电阻高阻态,如果是
1
则是内部
电阻上拉,
2
就代表内部电阻下拉。使用
default
的话代表默认状态,即电阻上拉。其它
数据无效。
第三个尖括号:驱动能力;
default
表驱动能力是等级
1
第四个尖括号:输出有效所需电平;
LCD
背光工作时的电平,
0
为低电平,
1
为高
电平。
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l
-
15
-
示例:
lcd_power=port:power2<1><0><1>
含义:
LCD
的供电定义
gpio
控制。


C
o
n
f
i
d
e

4-1HVParallelRGB
屏的引脚定义
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l
-
16
-


C
o
_

LCD
屏的参数如图
4-3
。从中,确定
A20

LCD
时序参数。如下:
lcd_dclk_freq=33

lcd_x=Horizontaldisplayarea=800

lcd_y=Verticaldisplayarea=480

n
f
i
d
e

4-2A20

HVParallelRGB
屏连接图
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l
-
17
-


n
f
i
d
e
HVParallelRGB
屏参数
=33
=800
=480
=928
=88
=48
=1050
C
o
lcd_dclk_freq
lcd_x
lcd_y
lcd_ht
llcd_hbp
lcd_hspw
lcd_vt
lcd_if=0
lcd_hv_if=0
lcd_hv_clk_phase=0
lcd_hv_sync_polarity=0
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l

4-3
lcd_ht=HSYCperiodarea=928

lcd_hbp=HSYCbackporch+HSYCwidth=40+48=88

lcd_hspw=HSYCwidth=48

lcd_vt=VSYCperiodarea=525x2

lcd_vbp=VSYCbackporch+VSYCwidth=29+3=32

lcd_vspw=VSYCwidth=3


LCD
屏对应的
sys_
的配置如下。因该
LCD
屏无需屏的初始化操作,使
用默认的
lcd0_panel_
文件。
-
18
-


lcd_vbp
lcd_vspw
lcdd0
lcdd1
lcdd2
lcdd3
lcdd4
lcdd5
lcdd6
lcdd7
lcdd8
lcdd9
lcdd10
lcdd11
lcdd12
lcdd13
lcdd14
lcdd15
lcdd16
lcdd17
lcdd18
lcdd19
lcdd20
lcdd21
lcdd22
lcdd23
lcdclk
lcdde
lcdhsync
lcdvsync
=32
=3
=port:PD00<2><0><3>
=port:PD01<2><0><3>
=port:PD02<2><0><3>
=port:PD03<2><0><3>
=port:PD04<2><0><3>
=port:PD05<2><0><3>
=port:PD06<2><0><3>
=port:PD07<2><0><3>
=port:PD08<2><0><3>
=port:PD09<2><0><3>
=port:PD10<2><0><3>
=port:PD11<2><0><3>
=port:PD12<2><0><3>
=port:PD13<2><0><3>
=port:PD14<2><0><3>
=port:PD15<2><0><3>
=port:PD16<2><0><3>
=port:PD17<2><0><3>
=port:PD18<2><0><3>
=port:PD19<2><0><3>
=port:PD20<2><0><3>
=port:PD21<2><0><3>
=port:PD22<2><0><3>
=port:PD23<2><0><3>
=port:PD24<2><0><3>
=port:PD25<2><0><3>
=port:PD26<2><0><3>
=port:PD27<2><0><3>
C
o
tic
4.2.A20与LVDSDualLink屏
A20
与该
LCD
如图
4-12
是一个典型
LVDSSingleLink
屏的模组规格书的引脚定义。
屏的引脚连接可参考图
4-13.
n
f
i
d
e
-
19
-
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l


C
o
-
20
-
Copyright©2013
Ococci
htsReserved.
n
f
i
d
e
n
t
i
a
l



4-12LVDSDualLink
屏引脚定义
C
o
_

LCD
屏每个
Link
各有
4datapair
,为
24bit
深,格式如图
4-14
,为
JEIDA
模式。

lcd_lvds_colordepth=0

lcd_lvds_mode=1


LCD
屏参数如图
4-15
所示。在该
LCD
屏中,
clockfrequency

HorizontalPeriod
指的单个
link
上的时钟频率和
cycle
个数。

A20
中,
lcd_dclk_freq

lcd_ht
是指两个
link
合并后的时钟频率和
cycle
个数。故
lcd_dclk_freq=76.36x2=153

lcd_ht=1050x2=2100

n
f
i
d
e
Copyright©2013
Ococci
htsReserved.

4-13A20

LVDSDualLink
屏连接图
n
t
i
a
l
-
21
-


sys_
文件中配置如下。
图4-14LVDSDualLink屏数据排布格式
C
o
lcd_dclk_freq
lcd_x
lcd_y
lcd_ht
lcd_hbp
lcd_hspw
lcd_vt
=153
=1920
=1200
=2100
=20
=10
=2424
lcd_if=3
lcd_lvds_if=1
lcd_lvds_colordepth=0
lcd_lvds_mode=0
n
f
i
d
e
图4-15LVDSDualLink屏参数
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l
-
22
-


lcd_vbp
lcd_vspw
lcdd0
lcdd1
lcdd2
lcdd3
lcdd4
lcdd5
lcdd6
lcdd7
lcdd8
lcdd9
lcdd10
lcdd11
lcdd12
lcdd13
lcdd14
lcdd15
lcdd16
lcdd17
lcdd18
lcdd19
=10
=5
=port:PD00<3><0>
=port:PD01<3><0>
=port:PD02<3><0>
=port:PD03<3><0>
=port:PD04<3><0>
=port:PD05<3><0>
=port:PD06<3><0>
=port:PD07<3><0>
=port:PD08<3><0>
=port:PD09<3><0>
=port:PD10<3><0>
=port:PD11<3><0>
=port:PD12<3><0>
=port:PD13<3><0>
=port:PD14<3><0>
=port:PD15<3><0>
=port:PD16<3><0>
=port:PD17<3><0>
=port:PD18<3><0>
=port:PD19<3><0>
4.3.A20+SSD2828与DSI屏
tic
C
o
MIPIDSI
屏分为
Videomode

Commandmode
两种。两种模式的使用一样的
PI
定义,都具有
1clockpair

datapair



1

2

3

4

CLK

DDR
,在上下沿对
DATA
采样。
如图
4-16
是一个典型
DSIVideoMode
屏的模组规格书的引脚定义。
A20
与该
LCD
屏的引脚连接可参考图
4-17

n
f
i
d
e
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l
-
23
-


Clock pair
Data pair
C
o
_
=4
,该
LCD
屏具有
4pairdata
,像素格式为
RGB888
,故
lcd_dsi_lane
lcd_dsi_format=0


LCD
屏参数如图
4-18
所示。时序参数配置与
LVDS
类似。注意
DSI
屏中,须满
n
f
i
d
e
Copyright©2013
Ococci
htsReserved.

4-16MIPIDSIVideoMode
引脚定义

4-17A20+SSD2828

MIPIDSIVideoMode
连接图
n
t
i
a
l
-
24
-



lcd_hbp>40

lcd_vbp>10

DSI
屏无须配置
LCDIO

sys_
文件配置如下。

4-18MIPIDSIVideoMode
屏参数
C
o
lcd_if
lcd_hbp
lcd_ht
lcd_vbp
lcd_vt
lcd_vspw
lcd_hspw
lcd_hv_if
lcd_hv_smode
lcd_hv_s888_if
lcd_hv_syuv_if
lcd_lvds_ch
lcd_lvds_mode
lcd_lvds_bitwidth
lcd_lvds_io_cross
lcd_cpu_if
lcd_frm
lcd_io_cfg0
=4
=128
=948
=80
=2280
=50
=64
=0
=0
=0
=0
=0
=0
=0
=0
=0
=1
=0x04000000
n
f
i
d
e
-
25
-
Copyright©2013
Ococci
htsReserved.
n
t
i
a
l


4.4.电源和背光
LCD
供电,在
A20
方案中,使用
gpio
控制。
LCD
背光,常见有三种电路,如图
A
电路中,
PWM
占空比越高,背光越暗,配置
lcd_pwm_pol=1
,为反极性。建议
lcd_pwm_freq=50000
,须配置
lcd_bl_en

lcd_pwm
两个
PI

B
电路中,
PWM
占空比越高,背光越亮,配置
lcd_pwm_pol=0
,为正极性。
lcd_pwm_freq
频率由背光
IC
决定;须配置
lcd_pwm
一个
PI

C
电路中,
PWM
占空比越高,背光越亮,配置
lcd_pwm_pol=0
,为正极性。
lcd_pwm_freq
频率由
LCD
屏决定;一般须配置
lcd_bl_en

lcd_pwm
两个
PI

C
o
-
26
-
Copyright©2013
Ococci
htsReserved.
n
f
i
d
e
n
t
i
a
l

-

全志A20-Vortex-C2核心板-LCD配置手册V1.1

发布时间:2022-03-29 22:46:28
文章版权声明:除非注明,否则均为IT技术网-学习WEB前端开发等IT技术的网络平台原创文章,转载或复制请以超链接形式并注明出处。

发表评论

评论列表 (有 15 条评论,888人围观)