FPGA软件工具介绍

文章描述:-2022年2月19日发(作者:钟道隆)FPGA软件工具介绍 EDA(Electronic Design Automation)技术就是以计算机为工作平台,以EDA软件工具为开发环境,以硬件描述语言为设计语言,以可编程器件为实验载体,以ASIC、SOC芯片为目标器件,以电子系统设计为应用方向的电子产品自动化设计过程。由于能以大规模可编程逻辑器件为实验载体,使得通过软件开发工具完成硬件电路设计成为

-

FPGA软件工具介绍 2022年2月19日发(作者:钟道隆)


FPGA软件工具介绍

EDA(Electronic Design Automation)技术就是以计算机为工作平台,以EDA软件工具为
开发环境,以硬件描述语言为设计语言,以可编程器件为实验载体,以ASIC、SOC芯片
为目标器件,以电子系统设计为应用方向的电子产品自动化设计过程。由于能以大规模可
编程逻辑器件为实验载体,使得通过软件开发工具完成硬件电路设计成为现实,同时由于
EDA软件工具的飞速发展,亦使得通过硬件描述语言最终得到芯片版图成为现实;因此,
EDA技术在各类电子系统设计工作中所占的技术含量越来越高,电子类高新技术项目的开
发也日益依赖于EDA技术。EDA技术的核心在于其工具软件,因此EDA技术的推广必须
对其工具软件有一定的了解,为此,我们通过本文介绍一些目前较为流行的EDA其工具软
件。

关于EDA工具,目前并未形成统一的定义,一般的看法是必须包含综合器和适配器两个特
殊的软件包,因此不包括PROTEL、PSPICE、EWB等软件。目前比较流行的EDA工具软
件,大体上可以分为三类:
(1)由半导体公司提供,属于集成的PLDFPGA开发环境,基本上都可以完成所有的设计输
入(原理图或HDL)、仿真、综合、布线、下载等工作。如MaxpluxII、QuartusII、Foundation、
ISE、WebFILTER、WebPACK ISE、ispDesignEXPERT等。
(2)综合软件,这类软件将把设计输入翻译成最基本的与或非门的连接关系(网表),输出.edf
文件,导出给PLDFPGA厂家的软件进行试配和布线。为了优化结果,在进行较复杂的的
设计时,基本上都使用这些专业的逻辑综合软件,而不使用厂家提供的集成PLDFPGA开
发工具仿真器。如Synplicity公司的Synplify、FPGAexpress、LeonadoSpectrum等。
(3)仿真软件,对设计进行校验仿真,包括布线前的功能仿真和布线以后的包含延时的时序
仿真,对于复杂的设计一般使用这些专业的仿真软件。这类软件包括有Modelsim、Active
HDL、Cadence公司的C-VerilogC-VHDLC-SIM、Synopsys公司出品的VCS等。

以下,我们将着重从工具的特点、功能及软件的使用几个方面介绍上述提及的常用EDA
工具。
1、 集成的PLDFPGA开发工具
集成的开发工具,在使用时基本上都遵循上述的EAD技术开发流程:Design entry→
Compile→Simulation→Programming;然而许多集成的开发软件由于只支持VHDLVerilog
的子集,可能造成少数语法不能编译,这时采用专用的综合、仿真软件执行,效果更好。
(1)MaxplusII:属于Altera公司的PLD开发软件,使用者较多。其特点是各功能模块集成
化好,电路原理图的编辑功能强且原理图的逻辑器件齐全。但是VHDLVerilog综合功能略
差,有时会出现已经通过第三方EDA工具编译综合的VHDLVerilog设计无法通过MaxplusII
综合。
(2)Foundation:Xilinx公司的PLD开发软件,使用者也较多。该系列软件的特点是支持状
态图图形、原理图、文本及原理图和文本的混合输入等多种输入方法;同时由于集成了
Synopsys公司出品的VHDLVerilog综合器,所以其综合功能较强。图2、图3分别为


Foundation软件的设计流程图及状态机编辑器。 (3)QuartusII:Altera公司的
新一代PLD开发软件,特别适合于大规模FPGA的开发。支持模块图表、原理图、文本及原
理图和文本的混合输入等多种输入方法。其开发流程与上述两款软件大同小异。其操作界面
如图4所示。
(4)ISE:Xilinx公司最新的PLD开发软件。
2、 综合软件 这类软件的作用就是把设计输入翻译成最基本的与或非门的连接关系(网
表),输出.edf文件。为了优化结果,在进行复杂的设计时,基本上都使用这些专业的逻
辑综合软件。 (1)Synplify Synplify Pro:Synplify 公司出品的有限状态机、VHDLVerilog
综合软件。其特点是具有很好的从行为级描述综合得到门级网表的能力。下图所示的是该软
件的用户操作界面和设计流程图。 (2)FPGAexpress:Synopsys公司出品的
VHDLVerilog综合软件,是Altera架构的OEM版本,目前已停止发展,而转到了FPGA
CompilerII平台。该软件的使用分为四个步骤:Analyze Files→Select Device→Enter
Ctraints→Optimize,如图7所示。
3、 仿真软件
仿真软件可以对已实现的设计进行完整测试,模拟实际物理环境下的工作情况。对于较复
杂的设计,都使用这些专业的仿真工具,而不使用PLDFPGA厂家的集成开发软件中自带的
仿真器。
(1)Modelsim:Mentor子公司Model Tech出品,功能比Active HDL强大,但使用也较复
杂。工业上最通用的仿真器之一,可在Verilog和VHDL仿真,基本的使用步骤是:建立库
→映射库到物理目录→编译源代码(所有的HDL代码必须被编译,Verilog和VHDL是不同
的)→启动仿真器→执行仿真,如图7所示。

(2)Active HDL:Aldecd公司出品,支持状态图和文本输入,该软件以其与Windows接近
的图形化界面,易学易懂等特点受到在校大学生和研究生的普遍欢迎。而且该软件的新设计
向导非常友好,能自动生成设计框架,生成实体、端口和结构体。基本的使用步骤是:通过
ew Design Wizard建立库→通过Add ew File进行设计输入→编译源代码→仿真,如图9
所示。
(1) C-VerilogC-VHDLC-SIM:Cadence公司很好的VerilogVHDL仿真工具,其中
C-Verilog的前身是著名的Verilog仿真软件:Verilog-XL,用于Verilog仿真;C-VHDL
用于VHDL仿真;C-SIM用于VerilogVHDL的混合仿真。

-

FPGA软件工具介绍

发布时间:2022-02-19 00:35:41
文章版权声明:除非注明,否则均为IT技术网-学习WEB前端开发等IT技术的网络平台原创文章,转载或复制请以超链接形式并注明出处。

发表评论

评论列表 (有 7 条评论,316人围观)

最近发表

随便看看

热门文章

标签列表